Vishay P沟道Gen III MOSFET具有业内最低导通电阻-EDA365

半导体设计 > 分离器件设计 > 详情

Vishay P沟道Gen III MOSFET具有业内最低导通电阻

发布时间：

标签:
MOSFET
Vishay
iii
沟道

-12V和-20V器件采用PowerPAK® ChipFET®和PowerPAK 1212-8S封装，3.0mm x 1.9mm x 3.3mm的占位体积

宾夕法尼亚、MALVERN — 2013 年 11 月29 日 — 日前，Vishay Intertechnology, Inc.（NYSE 股市代号：VSH）宣布，推出采用PowerPAK® ChipFET®和PowerPAK 1212-8S封装的新器件，扩充其TrenchFET® P沟道Gen III功率MOSFET。今天推出的Vishay Siliconix MOSFET可提高便携式计算和工业控制设备中的电源效率，是-4.5V和-2.5V栅极驱动下具有业内最低导通电阻的-12V和-20V器件，占位面积为3.0mm x 1.9mm x 3.3mm。

Si5411EDU、Si5415AEDU和SiSS23DN适用于智能手机、平板电脑、笔记本电脑、工业传感器和POL模块里的电源管理等各种应用中的负载、电池和监控开关。器件的低导通电阻使设计者能够在其电路里实现更低的电压降，更高效地使用电能，延长电池使用寿命。

在节省PCB空间是首要因素的应用里，-12V Si5411EDU不但具有8.2mΩ(-4.5V)和11.7mΩ(-2.5V)低导通电阻，而且3.0mm x 1.9mm PowerPAK ChipFET封装具有明显优势。当需要更高的电压等级时，-20 V Si5415AEDU可满足需求，具有9.6mΩ(-4.5V)和13.2mΩ(-2.5V)的低导通电阻。两款器件的典型ESD保护为5000V。对于需要极低导通电阻的应用，SiSS23DN的4.5mΩ(-4.5V)和6.3mΩ(-2.5V)导通电阻可满足需求，3.3mm x 3.3 mm PowerPAK 1212-8S封装的高度低至0.75mm。

Si5411EDU、Si5415AEDU和SiSS23DN进行了100%的Rg和UIS测试。这些MOSFET符合JEDEC JS709A的无卤素规定，符合RoHS指令2011/65/EU。

『本文转载自网络,版权归原作者所有,如有侵权请联系删除』