90nm及未来技术节点的器件开发具有两个十分显著的技术设计特点。一个是注重高性能器件，另一个是靠系统芯片（soc），包括低功率、移动射频等应用的推动。高性能路线推动了最先进的衬底与材料的技术创新，包括绝缘体上硅（soi）衬底等。必须采用混合取向或应变硅的迁移率增强方法可以与soi相结合以期达到提高定制复合衬底电子与空穴迁移率的目的。可用于提高性能的其它方法还包括超薄soi、局部应变技术、以及为了降低热点对mosfet性能造成的影响而使用的改善散热能力的方法等。

近期内，器件结构可能仍为平面，但那些勇于创新的集成电路制造商将会尝试三维结构，如finfet等，他们将放眼于32nm节点的器件结构。尽管部分耗尽（pd）soi技术当前还在与迁移率增强方法一起使用，但估计一些公司将转向超薄、全耗尽（fd）soi以期改善静电器件特性。每一种方法都有各自的技术优势，同时又都面临着各自的技术挑战。虽然最新版本的国际半导体技术蓝图（itrs）预测的技术代为三年一个周期，但那些最具创新精神的集成器件制造商（idm）可能会将这一周期缩短至二年。衬底行业必须提前做出最终的选择，并在投入生产之前准备大量的备选方案（图1）。

高阻抗soi那些致力于先进射频soc研究的器件制造商可以利用高阻抗绝缘体上硅衬底和高电阻率加工晶圆。具有超薄隐埋氧化物(<50 电池寿命。充分利用介质隔离的作用即可开发出低备用和低工作功率的器件，而高电阻率（hr）衬底将极大地改善无源元件的性能，这些无源元件包括直接安放在硅芯片上的电感等。与传统的双极方法相比，soi可极大地降低射频模拟与数字逻辑元件之间的串扰，可以轻易地实现与无源元件的集成。高阻抗soi衬底在与射频电路、压控振荡器（vco）和低噪声放大器（lna）等合成时还可进一步突出模拟/数字混合电路的这些优势，使它们在工作期间具有更高、更稳的性能以适应各种工艺的变化和扰动效应。高阻抗绝缘体上硅标志着加工或基准晶圆成为一种高电阻率（hr）衬底(>1 kω-cm)的发展结果。soi技术可提供完全的氧化物隔离，切断衬底注入噪声的直接通道。高电阻率衬底可降低电容耦合，进一步减小与衬底相关的各种射频损耗。与本体硅晶圆相比，闭锁效应就不再成为问题。即使在较高频率下soi也能获得很高的q因子电感，因而就可省去本体晶圆制造中所用的图形接地屏蔽（pgs）。采用高电阻率 soi获得的无源集成元件可以与在磷化铟(inp)衬底上获得的效果相媲美。cmos soi已成为一种替代gaas 和 bicmos技术的高性价比方案。此外，只有层转移技术才具备设计加工高电阻率 soi- 高阻抗衬底的能力-它可以在不对ic制造工艺做重大改变的条件下降低噪声，从而使射频增益得到优化。

嵌入式存储器如果控制得好，浮体效应即可用于存储体数据（浮体效应是由soi体内产生的过量电荷引起的，它会改变沟道的电位）。无电容单个晶体管dram单元就是利用soi mosfet中的浮体效应开发而成的一个新实例。soi mosfet体内产生的过量正负电荷可用于存储数据态。在n沟器件中，如果正电荷过多就会引起电流驱动提高，定义为“1”态。若将体内的正电荷消除就会降低沟道电流，定义为“0”态。浮体单元（fbc）极具工业应用潜力，如图2所示。采用引脚小至4 f2（其中的f为最小的特征尺寸）的标准soi工艺可以实现十分密集的嵌入式存储区。

因为在目前的微处理器中，嵌入式存储器所占的比例超过70％，因此浮体单元嵌入式存储器可大幅度减小总的芯片面积－大幅度地降低芯片的制造成本－或者可以说在芯片面积保持不变的情况下它能显著增加存储器的数量。

混合取向soi众所周知，(110)衬底上的空穴迁移率大约是(100)衬底上的两倍。在混合取向的复合型soi中，制造复合衬底时分别将(110)和(100)晶体取向区作为p沟和n沟。衬底制作采用了将(110)硅层转移到（100）加工晶圆上的方法（图3）。在（110）上生长（100）膜是混合衬底的另一个变化。

对于在（110）面上制作的40nm长pmosfet而言，可以获得电流驱动提高45％的结果；然而，（110）面上的nmosfet则会降低35％。为了攻克这一难题，我们采用通过隐埋氧化物一直到（100）加工衬底的方法在衬底上刻蚀了与n沟区相对应的窗口。形成隔离层之后再进行选择外延硅生长。为了将有源区域中的缺陷去除掉必须进行较强的附晶生长，这样就在衬底面的上方形成小面。采用最终的化学机械抛光（cmp）工艺对其表面结构进行平面化处理，就获得了嵌在同一表面上的具有（110）和（100）区的复合晶圆。

对晶体管和栅氧化物可靠性的研究证实，对soi控制样品取得了相当可观的结果，表明下方的sige膜不会造成不利的影响，cmos工艺处理期间锗的上扩散最低（图5）。

已就超薄体ssoi用于短沟道器件制作的情况对ssoi的可等比变化能力进行了研究。不久前报道了40-50 sram记录余量提高了60％。然而对长沟道而言，获得的电流增强为50％，150 太阳能电池都具有十分重要的意义。锗施主晶圆可以是在硅衬底或在锗本体晶圆上外延生长而成的锗层。锗本体晶圆要比硅重，且易碎。goi有助于克服这些问题，并使锗mosfet技术与硅处理设备相兼容。应用于锗施主的外延方法可以轻易地将其等比变化至300mm，但晶体缺陷可能会很高。对锗表面进行处理是一项十分艰巨的任务，因为典型的硅清洗溶液会对锗表面造成腐蚀，使表面变得粗糙。尽管已证实可用硅加工设备对goi进行处理，且0.15 祄器件已经制作成功，但mosfet的 ion/ioff比值却十分不理想，而且迁移率值也需要进一步改善。锗表面上的mosfet质量是一个问题。goi技术必须解决由于锗较窄的带隙(0.66 ev)对结的漏泄和带-带调谐带来的影响。

超薄隐埋氧化物soi隐埋氧化物(box)的热导率约比硅低100倍之多。因此，soi中的局部自加热就成为大部分时间用于开态器件或高占空比电路的一个重要考虑。对硅膜的厚度进行等比变化会降低热导率和提高热阻，对薄硅和厚box来说这是最糟的情况。一种简便的对策就是对box的厚度进行等比缩小。如果将box的厚度从150nm降至20nm即可使导热性能提高至原来的三倍。当然一定要在提高寄生电容和降低总体器件性能之间做出权衡。另一种方法是将高热导率材料用作隐埋介质。还有几种选择，但氮化硅似乎是最受关注的一种。它是一种工业化程度较成熟的材料，其热导率要比sio2高一个数量级，是性能良好的一种绝缘体。目前已证实，氮化物/氧化物复合隐埋介质是提高衬底热导率的一种有效方法。

相比之下，如果关注的焦点是低功耗，那么超薄box就是一种极具优势的技术。隐埋n和p区很容易在加工衬底中形成，用作低压工作的背栅。施加反向偏置，就可降低off电流，而正向偏置会降低器件的vt，从而使器件的电流驱动提高。这对soc集成而言尤其是一个有趣的概念。

finfet finfet（鳍型场效应管）是对器件结构进行纳米量级变化中的一个重要的技术创新。目前有几种类型的finfet，主要朝着全耗尽 soi器件的方向发展。硅层的厚度部分决定了晶体管的宽度，并确保其可重复生产的能力。fin布图之后对box的下切口进行控制即可确定v-fet。box也可用作腐蚀阻止，尽管在某些情况下复合介质氮化物/氧化物可进一步提高腐蚀阻止的效率，还会避免在用氢气对fin横向粗糙点进行平滑修复期间使介质产生下切口。

纳米工程衬底工程也将在自组织纳米图形开发中发挥重要作用。硅-硅键合是可以获得的典型的纳米结构。图7举例说明将两块硅（100）片以ψ弯曲角度键合在顶部晶片与底部晶片之间而获得的二维位错阵列。当两个结晶表面键合在一起时就形成一些位错的网络，将晶格失配容纳在顶部晶格与底部晶格之间。结晶轴在平面内的旋转会引起螺钉（扭曲）位错和表面平面的错误取向，并因而产生混合位错。这类位错阵列会引起超薄硅键合层的表面上产生二维周期应变场，并可用作随后工艺纳米组织的模板，如用作锗纳米点的纳米生长、存储晶体和dna单元等。此时，晶圆级的纳米自组织就只能通过层转移来实现。

结论工程衬底已成为晶体管等比变化的一个重要因素，并将成为纳米技术时代的重要特征之一。如果不考虑特殊的应用，未来电路的需求将继续推动专用工程衬底的开发。