1 等精度测频原理及其改进等精度测频是在直接测频的基础上发展而来的。等精度测频的最大特点就是在整个频率范围内都能达到同样的测量精度，且与被测信号频率大小无关。其基本原理如图1所示。在测量过程中，预置闸门信号的上升沿启动测量过程，但此时对被测信号计数的计数器1和对基准时钟计数的计数器2并没有开始计数。预置闸门信号变为高电平后，被测信号的第一个上升沿使得实际闸门信号变为高电平有效信号，计数器1和2开始计数。当预置闸门信号变为低电平信号时，计数器1和2并没有立即停止计数，而是要等到紧接在其后的被测信号的上升沿到来时，实际闸门信号变为低电平无效信号时才停止计数。若记计数器1的计数值为n1，计数器2的计数值为n2，基准频率为f0，被测频率为fx，则有fx=f0·n2/n1。等精度测频方法除了需要两个计数器分别对被测信号和基准时钟进行计数外，还需要附加一个额外的计数器来产生预置闸门控制信号，而且由于预置闸门控制信号的引入，增加了同步电路的复杂度。当被测信号频率较高时，被测信号的上升沿和预置闸门信号的下降沿可能会出现竞争冒险的问题，从而造成误触发，影响了测量精度，降低了系统的可靠性。针对这一问题，改进以后的等精度测频原理如图2所示。其工作过程分为精测和精测两步。精测时，将被测信号的预分频数设置为2，对其进行分频，分频后信号的上升沿启动计数器1对基准频率进行计数，其后紧接着的下降沿启动计数器1对基准频率进行计数，其后紧接着的下降沿使计数停止，根据计数值的大小估算出被测信号的频率。精测时，根据此前估算的频率和预选设定的测量时间，调整被测信号的预分频数（譬如预先设定的测量时间为1s，估计的被测信号频率为6000hz，那么调整后预分频数为1/（1/6000）=6000），再重复对基准频率的计数过程，完成频率测量。

这种改进既实现了等精度测量的基本思路——被测信号的测量时间为整数个周期，又可根据被测信号频率的不同，自动调整被信号的预分频数，直接利用分频后的信号作为控制信号。这样就将会对被测信号的计数和分频合二为一，从而简化了电路结构，减少了硬件开销，避免了误触发，提高了测量系统的可靠性，达到了宽范围、等精度测量的要求。2 误差分析设被测信号频率为fx，基准信号频率为f0，对基准信号频率的计数值为n0，精测时被测信号的分频数为nx，则依据改进后的等精度测频原理，被测信号频率fx=2·f0·nx/n0。测量结果的相对不确定度为：

预分频数nx不存在±1误差，所以根号中的第二频为0；在实际中，采用高稳晶振，其相对不确定度可达1×10 -7；而由于采用对被测频率连续进行分频，使闸门时间足够长（如1s），这样填充的基准脉冲数可达10 7，n0的最大误差就是±1，所以n0的相对不确定度也可达到1×10 -7。综合起来，频率测量结果的相对不确定度可达10 -7数量级，实现了高精度测量。同时对于频率越低的信号，n0会越大，其相对不确定度会更小，但由于晶振的相对不确定性的影响，它仍然只能达到10 -7数量级，要想进一步提高测量精度，就必须使用更高精度的晶振。图3

3 硬件设计测频系统的硬件设计如图3所示。作为一个实际的频率校频系数，测量的频率信号不仅有标准的ttl电平信号，也有正弦信号以及需要隔离的频率信号，所以在测频系数时，对不同类型的频率信号进行处理（光电隔离、滞回比较、信号整型等），这样便使整个测频系统能够得到广泛的应用。pc104嵌入式处理器具有体积小、集成度高、可靠性高、功耗低、便于携带等特点，可作为测频系统的控制器，完成频率测量的控制和运算任务。

现场可编程门阵列fpga由于具有集成度高、高速度和高稳定性的特点，而被广泛应用到数字逻辑电路的设计中。本测频系统的核心就是一块fpga芯片——altera公司的epf10k10，所有的逻辑模块均在fpga中实现。测频工作原理如下：由四选一选择开关选择一路信号作为当前的测量通道；被测信号进入分频模块，按预置分频数进行分频；分频后的信号通过闸门信号产生模块产生闸门控制信号，当闸门控制信号为高电平有效信号时，基准时钟被测量计数器模块计数；测量停止后，产生相应的停止标志位和溢出标志位，以供软件进行查询；当软件查询到测量停止时，读取计数器数值，计算后得到频率值。4 软件设计根据测频过程的思考，可编写相应的软件。测频程度流程图如图4所示。本文设计的等精度测频系统，从原理上对传统的等精度测频方法进行了一些改进，采用自适应分频方法，简化了电路结构，提高了系统可靠性；测量精度可达10 -7数量级，测量范围从0.1hz到50mhz，实现了高精度、宽范围的测量。而在实际设计中，通过使用pc104总线和fpga芯片等技术，使整个系统具有体积小、功耗低、便于携带等特点，可以方便地应用到野外条件下的频率测量和校准中。