分频-EDA365

研发资源 > 标签 > 分频

|相关技术

查看更多 >>

如何理解STM32系统时钟和分频

发布时间：2021-05-14

首先来手册里的一段话. 三种不同的时钟源可被用来驱动系统时钟 (SYSCLK) · HSI振荡器时钟 · HSE振荡器时钟 · PLL时钟一般用的是PLL时钟.后面有证据. 我们可以通过库函数获取各时钟值 voi ...<全部>

嵌入式开发

|

102

CPLD/FPGA的多功能分频器的设计与实现

发布时间：2021-05-14

引言分频器在CPLD/FPGA设计中使用频率比较高.尽管目前大部分设计中采用芯片厂家集成的锁相环资源 .但是对于要求奇数倍分频(如3.5等).小数倍(如2.5.3.5等)分频.占空比50%的应用场合却往往不能满足要求.硬 ...<全部>

技术百科

|

分频
分频器

82

低功率时钟选项――满足客户的低功率需求

发布时间：2021-05-12

不断增长的低功率电子设备需求在消费.工业和汽车市场的各个角落随处可见.无论应用是由市电供电还是电池供电.不断上涨的能源成本.更高的竞争基准要求和日益严格的立法控制只是对最新一代电子产品提出更高功效要求 ...<全部>

嵌入式开发

|

4

EDA中的车载DVD位控系统内各模块的设计

发布时间：2021-05-08

分频模块FINI:其功能为对外部输入时钟进行分频.得到周期为1.5 ms计数器.并根据反馈信号TIME_S对计时器进行清零.其输入输出接口如图1所示.图中的CLKIN为外部时钟输入.TIME_S为定时器清零信号. 如图分频模 ...<全部>

PCB设计

|

分频
驱动芯片

43

MSP430F5438 RTC操作实验详解

发布时间：2021-01-19

1.模块原理如图 .RTC 由两个分频寄存器 RP0TS.RP1TS 对 RTOSSEL 选择的时钟源进行分频.在日历模式下.时钟源 ACLK=32768.经过 RP0TS.RP1TS 分别 256 和 128 分频率后频率为 1HZ .提供给 32 位 RTC 寄存器时钟 ...<全部>

单片机程序设计

|

103

胆石混合分频式功率放大器

发布时间：2020-07-16

电子管作前置放大.后级用优质分立元件或用高品质功放集成电路制作的高保真功率放大器.是音响爱好者的一条发烧途径.胆石互补.相得益彰.下面介绍一款胆石混合.高低音分频式功放.前置放大级电路用中μ双三极管6N3 ...<全部>

其他资讯

|

103

基于FPGA的高频时钟的分频和分配设计

发布时间：2020-07-08

摘要:介绍了为PET(正电子发射断层扫描仪)的前端电子学模块提供时间基准而设计的一种新型高频时钟扇出电路.该电路利用FPGA芯片来实现对高频时钟的分频与分配.并用LVDS传输标准对生成的多路时钟信号进行传输.从 ...<全部>

电路设计

|

16

利用数字有源分频滤波器.提升高端有源扬声器性能

发布时间：2020-07-07

消费者希望连接其家庭娱乐系统的电缆越少越好.因此而产生了对无线有源扬声器的需求.为了通过高端有源扬声器提供最佳的音频质量.我们可以采用各种各样的技术来提升其性能,在这种情况下.数字有源分频器可以发挥重 ...<全部>

模拟电路设计

|

29

有源分频网络电路图

发布时间：2020-07-06

模拟电路设计

|

35

ADI发布带高电压电荷泵的PLL频率合成器

发布时间：2020-07-01

--新款ADF4113HV频率合成器将电荷泵电压从大多数PLL IC仅有5~6V提升到16.5 V.--电荷泵电压的提升为宽带频率合成器应用提供了更宽的频率调谐范围. 美国模拟器件公司(Analog Devices, Inc..纽约证券交易所代码: ...<全部>

DSP系统

|

109

上一个下一个

支持PCIe 6.0！国产时钟芯片的创新发展史

支持PCIe 6.0！国产时钟芯片的创新发展史

|相关标签

|热门文章

重返STM32之---STM32定时器的误解

高手带你理解STM32系统时钟和分频

基于锁相环的频率合成器的设计

EDA中的车载DVD位控系统内各模块的设计

基于常规芯片设计的波形合成电路