分频-EDA365

研发资源 > 标签 > 分频

CPLD/FPGA的半整数分频器的设计

摘要:简要介绍了cpld/fpga器件的特点和应用范围.并以分频比为2.5的半整数分频器的设计为例.介绍了在max+plus ii开发软件下.利用vhdl硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法. fpga 数...

技术百科

|

分频
分频器

发布时间：2023-09-26

调制小数分频技术的频率合成器MAX2150及其应用

1 引言小数分频(F-N)频率合成器具有很高的输出频率分辨率.即使非常复杂的合成信号发生器也可采用较少的锁相环路甚至单环来实现.但是.F-N合成信号的频谱普遍存在固有且非常严重的相位杂散(又称为分数调制或相位调...

技术百科

|

分频
调制

发布时间：2023-07-04

一种自适应分频的频率测量方法及其实现

摘要:分析了等精度测频在实现时存在的问题.介绍了一种基于自适应分频法的频率测量技术.可达到简化测量电路.提高系统可靠性.实现高精度和宽范围测量的目的.由于pc104总线.fpga等嵌入式技术的使用.使得整个测...

技术百科

|

发布时间：2023-05-08

ADF5001是4GHz至18GHz四分频预分频器

特征*4分频预分频器*高频工作:4GHz至18GHz*集成射频去耦电容器低功耗*激活模式:30毫安*断电模式:7毫安*低相位噪声:–150 dBc/Hz*单直流电源:3.3V.与ADF4xxx PLL兼容*温度范围:-40oC至+105oC*小包装:3 mm×3 mm...

技术百科

|

分频
分频器

发布时间：2021-12-21

分频器的两大分类

分频器有两大类:一类是被动分频器(PassiVe Crossover).亦称功率分频器,另一类是主动分频器(Active Crossover).亦称电子分频器.1.被动分频器被动分频器是一种音箱内置分频器.由电容和电感滤波网络构成.其特点...

技术百科

|

分频
分频器

发布时间：2021-12-15

如何理解STM32系统时钟和分频

首先来手册里的一段话. 三种不同的时钟源可被用来驱动系统时钟 (SYSCLK) · HSI振荡器时钟 · HSE振荡器时钟 · PLL时钟一般用的是PLL时钟.后面有证据. 我们可以通过库函数获取各时钟值 voi...

嵌入式开发

|

发布时间：2021-05-14

CPLD/FPGA的多功能分频器的设计与实现

引言分频器在CPLD/FPGA设计中使用频率比较高.尽管目前大部分设计中采用芯片厂家集成的锁相环资源 .但是对于要求奇数倍分频(如3.5等).小数倍(如2.5.3.5等)分频.占空比50%的应用场合却往往不能满足要求.硬...

技术百科

|

分频
分频器

发布时间：2021-05-14

低功率时钟选项――满足客户的低功率需求

不断增长的低功率电子设备需求在消费.工业和汽车市场的各个角落随处可见.无论应用是由市电供电还是电池供电.不断上涨的能源成本.更高的竞争基准要求和日益严格的立法控制只是对最新一代电子产品提出更高功效要求...

嵌入式开发

|

发布时间：2021-05-12

EDA中的车载DVD位控系统内各模块的设计

分频模块FINI:其功能为对外部输入时钟进行分频.得到周期为1.5 ms计数器.并根据反馈信号TIME_S对计时器进行清零.其输入输出接口如图1所示.图中的CLKIN为外部时钟输入.TIME_S为定时器清零信号. 如图分频模...

PCB设计

|

分频
驱动芯片

发布时间：2021-05-08

MSP430F5438 RTC操作实验详解

1.模块原理如图 .RTC 由两个分频寄存器 RP0TS.RP1TS 对 RTOSSEL 选择的时钟源进行分频.在日历模式下.时钟源 ACLK=32768.经过 RP0TS.RP1TS 分别 256 和 128 分频率后频率为 1HZ .提供给 32 位 RTC 寄存器时钟...

单片机程序设计

|

发布时间：2021-01-19

1 2 3 4 下一页尾页

支持PCIe 6.0！国产时钟芯片的创新发展史

支持PCIe 6.0！国产时钟芯片的创新发展史

|相关标签

|热门文章

重返STM32之---STM32定时器的误解

高手带你理解STM32系统时钟和分频

基于锁相环的频率合成器的设计

EDA中的车载DVD位控系统内各模块的设计

基于常规芯片设计的波形合成电路