verilog的时钟信号产生-EDA365

嵌入式 > 技术百科 > 详情

verilog的时钟信号产生

发布时间：

|

时钟激励的产生：

方式一:

initial

begin

clkpci_33 = 0;

clk53p125 = 0;

end

always #9 clk53p125=~clk53p125;

always #15 clkpci_33=~clkpci_33;

方式二：

initial

begin

clk = 0；

forever #20 clk = ~clk;

end

方式三：

always

begin

#20 clk = 0;

#20 clk = 1;

end

『本文转载自网络,版权归原作者所有,如有侵权请联系删除』

上一篇:Verint强势发布业界先进灵活企业人力资源优化套件下一篇:Verilog乘法运算结果为0问题的解决

热门文章更多

DAC811KP的技术参数