APP下载
登录
首先，设置ICD Option中的WatchdogTimer为On／Enable，然后分别改变分频比为128、64、32、16、8、4、2和1，运行程序并记录PORTA0>引脚的高低电平宽度和RSTREC寄存器值；然后，删除例程中CLRWDT指令，重复前一步操作；最后比较前两种情况下对应于不同分频比条件的高低电平宽度是否一致，并注意RSTREC值的变化情况。
2. 程序设计
程序流程如图所示。
图 程序流程
程序代码如下：
×
首先，设置ICD Option中的WatchdogTimer为On／Enable，然后分别改变分频比为128、64、32、16、8、4、2和1，运行程序并记录PORTA0>引脚的高低电平宽度和RSTREC寄存器值；然后，删除例程中CLRWDT指令，重复前一步操作；最后比较前两种情况下对应于不同分频比条件的高低电平宽度是否一致，并注意RSTREC值的变化情况。
2. 程序设计
程序流程如图所示。
图 程序流程
程序代码如下：
『本文转载自网络,版权归原作者所有,如有侵权请联系删除』
热门文章
更多
基于嵌入式系统的CAN总线网络通信流程设计
