CMOS电路-EDA365

研发资源 > 标签 > CMOS电路

|相关技术

查看更多 >>

浅谈TTL电路和CMOS电路

发布时间：2024-09-02

目前应用最广泛的数字电路是TTL电路和CMOS电路.1.TTL电路TTL电路以双极型晶体管为开关元件.所以又称双极型集成电路.双极型数字集成电路是利用电子和空穴两种不同极性的载流子进行电传导的器件.它具有速度高(开 ...<全部>

放大器-比较器-模拟开关

|

55

cmos电路中esd保护结构原理及应用

发布时间：2021-04-26

ESD(静电放电)是CMOS电路中最为严重的失效机理之一.严重的会造成电路自我烧毁.论述了CMOS集成电路ESD保护的必要性.研究了在CMOS电路中ESD保护结构的设计原理.分析了该结构对版图的相关要求.重点讨论了在I/O电路 ...<全部>

模拟电路设计

|

12

CMOS电路的ESD保护设计

发布时间：2020-09-16

1 引言静电放电会给电子器件带来破坏性的后果.它是造成集成电路失效的主要原因之一.随着集成电路工艺不断发展. CMOS电路的特征尺寸不断缩小.管子的栅氧厚度越来越薄.芯片的面积规模越来越大.MOS管能承受的 ...<全部>

ESD

|

196

CMOS电路的ESD保护结构设计

发布时间：2020-09-11

ESD(静电放电)是CMOS电路中最为严重的失效机理之一.严重的会造成电路自我烧毁.论述了CMOS集成电路ESD保护的必要性.研究了在CMOS电路中ESD保护结构的设计原理.分析了该结构对版图的相关要求.重点讨论了在I/O电路 ...<全部>

ESD

|

CMOS电路
ESD保护

159

CMOS电路逻辑测试仪电路图

发布时间：2020-07-13

CMOS电路逻辑测试仪电路图 ...<全部>

集成电路

|

46

CMOS电路IDDQ测试电路设计

发布时间：2020-07-09

摘要:针对CMOS集成电路的故障检测.提出了一种简单的IDDQ静态电流测试方法.并对测试电路进行了设计.所设计的IDDQ电流测试电路对CMOS被测电路进行检测.通过观察测试电路输出的高低电平可知被测电路是否存在物理缺 ...<全部>

可编程逻辑

|

42

亚微米CMOS电路中VDD-VSSESD保护结构设计(一)

发布时间：2020-07-02

1 引言ESD(Electric Static Discharge)保护结构的有效设计是CMOS集成电路可靠性设计的重要任务之一.其ESD结构与工艺技术.特征尺寸密切相关.随着IC工艺技术的进一步发展.特征尺寸越来越小.管子的栅氧层厚度越来 ...<全部>

模拟电路设计

|

180

亚微米CMOS电路中VDD-VSSESD保护结构设计(一)

发布时间：2020-06-23

1 引言 ESD(Electric Static Discharge)保护结构的有效设计是CMOS集成电路可靠性设计的重要任务之一.其ESD结构与工艺技术.特征尺寸密切相关.随着IC工艺技术的进一步发展.特征尺寸越来越小.管子的栅氧层厚度 ...<全部>

集成电路

|

67

亚微米CMOS电路中VDD-VSSESD保护结构设计

发布时间：2020-06-23

3 仿真分析及具体设计结果 3.1 仿真分析在亚微米的ESD结构的设计中.一种常见的具体的ESD瞬态检测电压如图2 VDD-VSS间的电压钳位结构.其原理如下: 主要利用结构中的RC延迟作用.一般T=RC被设计为100ns- ...<全部>

集成电路

|

20

基于2．5 Gbps收发器的相位锁定检测电路设计与仿真

发布时间：2020-06-23

摘要:相位锁定检测电路是锁相环环路的关键电路.其性能的优劣直接影响了整个系统的工作.本文描述了相位锁定检测电路的工作原理.根据项目实际提出一种相位锁定检测方案.按照全定制设计流程采用SMIC0.18μm CMOS混 ...<全部>

嵌入式开发

|

111

上一个下一个

支持PCIe 6.0！国产时钟芯片的创新发展史

支持PCIe 6.0！国产时钟芯片的创新发展史

|相关标签

|热门文章

CMOS电路中ESD保护结构的设计原理与要求

亚微米CMOS电路中VDD-VSSESD保护结构设计(一)

CCD和CMOS的技术对比

亚微米CMOS电路中VDD-VSSESD保护结构设计

浅谈TTL电路和CMOS电路