动态功耗-EDA365

研发资源 > 标签 > 动态功耗

|相关技术

推拉输出电路的动态功耗

发布时间：2020-07-02

设计者经常仅仅根据所接负载的直流输入电流要求.冒险使推拉输出电路的负载达到它的最大直流扇出能力.特别是当设计CMOS总线时这一想法尤其具有诱惑力.因为此时理论上的扇出能力是无限的.实际上重负载的总路线结构 ...<全部>

模拟电路设计

|

1

叠加偏置电流产生的动态功耗

发布时间：2020-07-02

在图中2.1中.TTL反相顺的输出驱动电路在HI和LO之间交替转换.Q1或Q2交替处于导通状态.而不是两者同时导通.这种电路配置有两个激励电路.一个把输出电压上拉到HI.而另外一个把输出电压下拉到LO.通常称之为推拉输 ...<全部>

模拟电路设计

|

164

叠加偏置电流产生的动态功耗分析

发布时间：2020-07-01

在图中2.1中.TTL反相顺的输出驱动电路在HI和LO之间交替转换.Q1或Q2交替处于导通状态.而不是两者同时导通.这种电路配置有两个激励电路.一个把输出电压上拉到HI.而另外一个把输出电压下拉到LO.通常称之为推拉输 ...<全部>

模拟电路设计

|

74

FinFET对动态功耗的影响

发布时间：2020-06-28

现在主要的代工厂都在生产FinFET晶体管.这些FinFET以创纪录的速度实现了从设计到现货产品的转变.FinFET的发展普及一直都比较稳定.因为与平面器件相比.它们可以提供更低的功耗.更高的性能和更小的面积.这使得Fi ...<全部>

模拟电路设计

|

194

驱动容性负载的动态功耗

发布时间：2020-06-19

逻辑电路每一次跳变.都要消耗超过它正常静态功耗之外的额外的额外功率.当以一个恒定速率循环时.动态功耗等于功耗=周期频率*每个周期额外的功率动态功耗最常见的两个起因是负载电容和叠加的偏置电流.图2.2说明了 ...<全部>

技术百科

|

52

FPGA设计中常用的低功耗技术

发布时间：2020-06-17

结合采用低功耗元件和低功耗设计技术在目前比以往任何时候都更有价值.随着元件集成更多功能.并越来越小型化.对低功耗的要求持续增长.当把可编程逻辑器件用于低功耗应用时.限制设计的低功耗非常重要.本文将讨论 ...<全部>

技术百科

|

96

采用创新降耗技术应对FPGA静态和动态功耗的挑战

发布时间：2020-06-15

传统上.数字逻辑并不耗费大量静态功耗.但随着工艺节点的不断精微.这一情况在发生显著变化.现在.随着工艺尺度的不断缩微.数字逻辑中的漏电流成为FPGA的主要挑战.因在65nm工艺节点静态功耗会显著增加.所以.若 ...<全部>

嵌入式开发

|

197

推拉输出电路的动态功耗

发布时间：2020-06-12

设计者经常仅仅根据所接负载的直流输入电流要求.冒险使推拉输出电路的负载达到它的最大直流扇出能力.特别是当设计CMOS总线时这一想法尤其具有诱惑力.因为此时理论上的扇出能力是无限的.实际上重负载的总路线结构 ...<全部>

技术百科

|

11

动态功耗调节介绍聚焦ADC驱动器放大器

发布时间：2020-05-22

在今天的数据采集系统(DAQ)中.需要不断突破性能极限.系统设计人员需要更高的速度.更低的噪声和更优的总谐波失真(THD)性能.所有这些都有可能实现.但却并非免费.实现这些性能改进通常需要更大的工作电流.而 ...<全部>

放大器-比较器-模拟开关

|

45

使用POWERPRO降低动态功耗简介

发布时间：2024-11-22

一直以来.设计人员都将最小化功耗的工作留给实现／物理工具来完成.但到了这个时候.有关设计的所有重要架构和微架构决策都已确定.物理工具对功耗的影响非常有限.这些工具无法对设计架构进行彻底的更改. ...<全部>

电源硬件技术

|

120

上一个下一个

支持PCIe 6.0！国产时钟芯片的创新发展史

支持PCIe 6.0！国产时钟芯片的创新发展史

|相关标签

|热门文章

叠加偏置电流产生的动态功耗

推拉输出电路的动态功耗

FinFET对动态功耗的影响

叠加偏置电流产生的动态功耗分析

动态功耗调节介绍聚焦ADC驱动器放大器