高速缓存-EDA365

研发资源 > 标签 > 高速缓存

|相关技术

500MHz数据流高速存储的设计与实现

发布时间：2023-10-31

引言在高速数据采集系统中.有两个关键的技术问题:一是信号的高速A/D变换.主要涉及到采用高速的A/D转换器对模拟信号进行变换.所选择的A/D.时钟质量以及PCB的设计等都对其有重要影响,另一个就是变换后的数据的高 ...<全部>

技术百科

|

34

一种基于DDR高速图像缓存的实现

发布时间：2020-07-20

随着半导体传感器技术的发展.在实际应用中越来越多地用到了高帧频.大面阵的CCD相机以获取高质量.高分辨率的图像数据.以分辨率为1K×1K.帧频为200f/s.8bit灰度级的相机为例.其图像数据流速率就将高达200MB/s. ...<全部>

显示技术

|

90

基于C64x+ DSP高速缓存一致性分析与维护

发布时间：2020-07-07

高速缓存(CACHE)作为内核和低速存储器之间的桥梁.基于代码和数据的时间和空间相关性.以块为单位由硬件控制器自动加载内核所需要的代码和数据.如果所有程序和数据的存取都由内核完成.基于CACHE的运行机制.内核始 ...<全部>

嵌入式开发

|

138

以高速缓存和片上闪存实现微控制器近似的确定性

发布时间：2020-07-07

为了控制执行机构.实时控制系统要从传感器接收输入信号.经控制运算后向执行机构输出指令信号.这些输出必须在接收到输入后的规定时间内被触发--即系统需具有实时性,同时.对相同控制状态下的相同输入.输出也应当 ...<全部>

嵌入式开发

|

148

32位内核与基于微控制器存储架构的集成

发布时间：2020-06-19

32 位 MCU 性能差异微控制器(MCU)领域如今仍由 8 位和 16 位器件控制.但随着更高性能的 32 位处理器开始在 MCU 市场创造巨大收益.在系统设计方面.芯片架构师面临着 PC 设计人员早在十年前便遇到的挑战.尽管新 ...<全部>

嵌入式开发

|

19

以高速缓存和片上闪存实现微控制器近似的确定性

发布时间：2020-06-13

为了控制执行机构.实时控制系统要从传感器接收输入信号.经控制运算后向执行机构输出指令信号.这些输出必须在接收到输入后的规定时间内被触发--即系统需具有实时性,同时.对相同控制状态下的相同输入.输出也应当 ...<全部>

技术百科

|

133

32位内核与基于微控制器存储架构的集成

发布时间：2020-06-05

32 位 MCU 性能差异微控制器(MCU)领域如今仍由 8 位和 16 位器件控制.但随着更高性能的 32 位处理器开始在 MCU 市场创造巨大收益.在系统设计方面.芯片架构师面临着 PC 设计人员早在十年前便遇到的挑战 ...<全部>

单片机程序设计

|

28

32位嵌入式CPU中系统控制协处理器的设计

发布时间：2020-05-20

MIPS体系结构中的系统控制协处理器简称CP0.它提供指令正常执行所需的环境.进行异常/中断处理.高速缓存填充.虚实地址转换.操作模式转换等操作.单从硬件的角度而言.系统控制协处理器对指令集的作用就相当于操作 ...<全部>

嵌入式开发

|

1

一文详解Linux的内存管理机制

发布时间：2024-11-22

一文详解Linux的内存管理机制-由于页高速缓存的缓存作用.写操作实际上会被延迟.当页高速缓存中的数据比后台存储的数据更新时.那么该数据就被称做脏数据. ...<全部>

嵌入式

|

29

上一个下一个

支持PCIe 6.0！国产时钟芯片的创新发展史

支持PCIe 6.0！国产时钟芯片的创新发展史

|相关标签

|热门文章

一种基于DDR高速图像缓存的实现

500MHz数据流高速存储的设计与实现

32位内核与基于微控制器存储架构的集成

32位嵌入式CPU中系统控制协处理器的设计

以高速缓存和片上闪存实现微控制器近似的确定性