时钟频率-EDA365

研发资源 > 标签 > 时钟频率

用DSP实现抖动(Jitter)测量的方法

近年来,抖动(Jitter)已经成为通信工程师非常重视的信号特征.在数字系统中,时钟频率正在变得越来越高.随着速率的升组,在上升沿或是下降沿哪性是微小的变化也变得越来越重要.因为时钟或数据的抖动会影响到数据的...

嵌入式开发

|

发布时间：2020-06-13

一种FPGA能耗优化的方法设计

能耗给设计带来的限制可能比任何一个其他因素都多.随着一个新概念的不断发展.平衡新功能和能耗效率成为一个首要问题. 控制.并降低电子设计的能耗将使整个产品的开发流程受益.这样可以将一个不合适的产品改进...

技术百科

|

发布时间：2020-06-09

stm32时钟树以及修改系统时钟频率

前言:在学51的时候我们知道单片机想要工作必须要有时钟.在stm32中.外部时钟源不是必须的.因为内部就有时钟源.因此我们需要了解stm32的时钟树以方便以后我们设置自己所需要的时钟频率时钟树解读1.首先我们找到最...

单片机程序设计

|

发布时间：2020-06-05

MathWorks加快 FPGA 在环验证

中国北京 – 2016年12月15日 – MathWorks今日发布了HDL Verifier中的新功能.用来加快 FPGA 在环(FIL)验证.利用新的 FIL 功能.可以更快地与 FPGA 板通信.实现更高的仿真时钟频率.现在.系统工程师和研究人员可...

技术百科

|

发布时间：2020-06-02

STM32之时钟频率和定时器时钟讲解

********************************本学习笔记基于STM32固件库V3.0使用芯片型号:STM32F103开发环境:MDK********************************第一课时钟频率 STM32F103内部8M的内部震荡.经过倍频后最高可以达到72M...

单片机程序设计

|

发布时间：2020-06-01

改进微控制器架构最大化提升其性能

今天的微控制器需要执行广大范围的任务.包括管理实时控制算法.解码高速通信协定.以及处理高频传感器发出的信号.轮询方法(如检查端口以确定新数据是否经已到达)会消耗过多的CPU周期.而且对可靠服务I/O与外设的...

单片机程序设计

|

发布时间：2020-05-27

基于S3C2410 的时钟频率小结

其中pll 包含两种: MPLL 主要应用于各种设备时钟的提供.将重点讨论UPLL 应用于USB时钟频率应用.为48M其中MPLL的设置主要依靠使用各种锁相环和分频器来改变输入原始的频率.经过锁相环之后可以提升频率.关于频率...

单片机程序设计

|

发布时间：2020-05-26

s3c2410 时钟频率

PLLPLL(Phase Locked Loop): 为锁相回路或锁相环,用来统一整合时脉讯号,使内存能正确的存取资料.PLL用于振荡器中的反馈技术. 锁相环是一种反馈电路.其作用是使得电路上的时钟和某一外部时钟的相位同步.PLL通...

单片机程序设计

|

发布时间：2020-05-16

引起的较高时钟频率仿真失败原因

通常如果你的设计在较低时钟频率时通过了仿真.但是在较高时钟频率时却失败了.你的第一个问题应该是你的设计在某个较高时钟频率时是否达到了时序约束的要求.然而这里我们将举这样一个例子.就是对于某个较高时钟频...

可编程逻辑

|

发布时间：2020-05-15

Atmel推出时钟频率高达2GSps的ADC模块

Atmel推出时钟频率高达2GSps的ADC模块 Atmel公司近日发布其高速集成ADC和DMUX的系列器件的第二款产品.新模块采用最新的10位ADC.可提供时钟频率达2Gsps.具有一个嵌入式1:4 LVDS多路信号分离器.直接接口标准FPGA....

技术百科

|

发布时间：2024-11-22

首页上一页 1 2 3

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

|相关标签

|热门文章

MSP430F5529 默认时钟频率(1.05MHz)的来源探究

智能收费系统软件源代码

单片机自身的抗干扰措施

一种FPGA能耗优化的方法设计

关于arm时钟频率的设置及编程