时钟-EDA365

研发资源 > 标签 > 时钟

基于FPGA的时钟设计

对于一个设计项目来说.全局时钟是最简单和最可预测的时钟.在PLD／FPGA设计中最好的时钟方案是由专用的全局时钟输入引脚驱动的单个主时钟去钟控设计项目中的每一个触发器.只要可能就应尽量在设计项目中采用全局时...

嵌入式开发

|

发布时间：2020-07-02

嵌入式时钟管理器的设计方案介绍

目前.在嵌入式产品的研发中.低档微处理器软件多采用裸机开发模式实现.在这种开发模式中.常有如下需求:(1) 在经历特定的时间段后.执行特定操作;(2) 根据给定周期执行特定操作.传统的作法是利用前后台方式:设...

嵌入式开发

|

发布时间：2020-07-02

关于不同类型的时钟讨论

无论是用离散逻辑.可编程逻辑.还是用全定制硅器件实现的任何数字设计.为了成功地操作.可靠的时钟是非常关键的.设计不良的时钟在极限的温度.电压或制造工艺的偏差情况下将导致错误的行为.并且调试困难.花销很...

模拟电路设计

|

时钟

发布时间：2020-07-01

时钟相位调整的电路简介

图3.23所示的电路.是一个16进制的反相器.用于产生30~160NS的延迟.每一级的延迟时间是5~35NS.具体数值由可变电阻的值决定.每一级的延迟时间不应该超过时钟周期的12%.以保重稳定工作.通过调整延迟级数(2或4)...

模拟电路设计

|

发布时间：2020-07-01

时钟+温度计的数码管显示

功能:时钟显示.温度显示.可调时间.按键发声.说明:1 功能选择键:按下功能选择键.时间停止.秒钟指示灯长灭.选择千位.百位.十位.个位.相对应的每位数码管的小数点亮.2 [加":按一下[加"按键.对应的数字...

嵌入式开发

|

发布时间：2020-07-01

C8051F320-时钟和4in1八段管

C8051F320包含一个内部振荡器.也可以采用其他方式提供振荡.手头没有任何元器件.所以只考虑使用内部振荡器.一.时钟设定系统复位时.默认使用内部振荡器作为系统时钟.出厂前已经将基频定为12MHZ.可以根据需要对...

嵌入式开发

|

发布时间：2020-07-01

DS314xx时钟同步IC升级工作于1Hz输入时钟

摘要:本应用笔记介绍如何对Maxim的DS314xx时钟同步IC进行现场升级.使其接受并锁定至1Hz输入时钟信号.文章探讨了少数情况下对1Hz时钟监测功能及系统软件支持的需求.基于这些考虑.系统利用DS314xx器件构建标准的...

嵌入式开发

|

发布时间：2020-07-01

TI系列DSP的I2C模块配置与应用

I2C总线最早是由Philips公司提出的串行通信接口规范.标准I2C总线只使用两条线通信.能将多个具有I2C接口的设备连接.进行可靠的通信.连接到同一总线的I2C器件数量.只受总线最大电容400pF的限制.而且最高通信速率...

DSP系统

|

发布时间：2020-07-01

基于PCI总线数字信号处理机的硬件设计

引言以INTEL公司为主推出的PCI总线规范.采用PCI总线设备所具有的配置空间以及PCI总线通过桥接电路与CPU相连的技术使PCI总线具有广泛的适应性.同时能满足高速设备的要求. 另一方面.DSP的发展也异常迅速.A...

DSP系统

|

发布时间：2020-07-01

基于FPGA的高速数据采集系统接口设计

引言当前.越来越多的通信系统工作在很宽的频带上.对于保密和抗干扰有很高要求的某些无线通信更是如此.随着信号处理器件的处理速度越来越快.数据采样的速率也变得越来越高.在某些电子信息领域.要求处理的频带要...

DSP系统

|

发布时间：2020-07-01

首页上一页 10 11 12 13 14 15 16 下一页尾页

EITIA线上云展+电子互连技术公开课正式启动！提前报名畅享三重好礼！

EITIA线上云展+电子互连技术公开课正式启动！提前报名畅享三重好礼！

|相关标签

|热门文章

德州仪器DSP开发常见问题宝典

1602 时钟

依摩尔定律增长的存储器

STM8学习笔记二----CCO输出

一种可复用的高速SPI总线的设计