同步-EDA365

研发资源 > 标签 > 同步

|相关技术

查看更多 >>

同步数字复接的设计及其FPGA实现

发布时间：2020-07-08

摘要:在简要介绍同步数字复接基本原理的基础上.采用VHDL语言对同步数字复接各组成模块进行了设计.并在ISE集成环境下进行了设计描述.综合.布局布线及时序仿真.取得了正确的设计结果.同时利用中小容量的FPGA实 ...<全部>

电路设计

|

171

CPLD在多路高速同步数据采集系统中的应用

发布时间：2020-07-08

摘要:采用VHDL语言设计.用CPLD控制模/数转换电路.完成多路模拟输入的高速同步数/模转.具有容错和自检能力.CPLD与处理之间采用并行接口.具有很好的移植性.可靠性. 关键词:VHDL CPLD 高速同步数/模转换容错 ...<全部>

电路设计

|

159

一种基于插值算法符号同步的硬件设计

发布时间：2020-07-07

摘要:提出了一种数字接收机中符号同步的硬件设计方案.该方案属于异步采样恢复法.其插值滤波器的设计采用了理想插值算法加窗处理.较传统的拉格朗日插值有更好的频域特性.该设计方案已用VerilogHDL实现.并通过了 ...<全部>

电路设计

|

82

SDH微波传输中的同步时钟

发布时间：2020-06-24

SDH微波传输电路是同步数字传输电路.电路中每个SDH传输设备都成为网元.电路中所有站点的网元时钟频率和相位都必须控制在预先确定的容差范围内.以保证电路中各个中继.交换节点的全部数据信息实现正确有效的中继和 ...<全部>

RF技术

|

19

超低抖动时钟分配解决方案整合了 EZSync 多芯片同步

发布时间：2020-06-22

凌力尔特公司 (Linear Technology Corporation) 推出超低抖动 1.8GHz 时钟分配芯片系列 LTC6954.该器件有 3 个独立的输出.每个都有自己的分频器和相位延迟.凭借在 12kHz 至 20MHz 带宽内不到 20fsRMS 的附加抖动 ...<全部>

集成电路

|

LTC
同步

148

同步整流实现反激变换器设计

发布时间：2020-06-20

摘要:详细分析了同步整流反激变换器的工作原理和该驱动电路的工作原理.并在此基础上设计了100V~375VDC 输入.12V/4A 输出的同步整流反激变换器.工作于电流断续模式.控制芯片选用UC3842.对设计过程进行了详细论 ...<全部>

技术百科

|

9

动态电压恢复器同步基准正弦电路设计实现

发布时间：2020-06-19

动态电压恢复器采用电压瞬时值比较增量检出法检测电压波动和谐波分量时.同步基准正弦电路是实现瞬时值波形比较的必要条件.实现比较量和被比较量频率相同.相位一致的高质量标准正弦电压电路对于动态电压恢复器获得 ...<全部>

技术百科

|

27

同步与异步复位以及相关的亚稳态状况与设计可靠性

发布时间：2020-06-18

异步复位相比同步复位: 1. 通常情况下(已知复位信号与时钟的关系).最大的缺点在于异步复位导致设计变成了异步时序电路.如果复位信号出现毛刺.将会导致触发器的误动作.影响设计的稳定性. 2. 同 ...<全部>

技术百科

|

62

基于FPGA的同步测周期高精度数字频率计的设计

发布时间：2020-06-17

摘要:本文介绍了一种同步测周期计数器的设计.并基于该计数器设计了一个高精度的数字频率计.文中给出了计数器的VHDL编码.并对频率计的FPGA实现进行了仿真验证.给出了测试结果.在现代数字电路设计中.采用FP ...<全部>

技术百科

|

190

系统时钟源的比较及高性能PLL的趋势

发布时间：2020-06-17

在所有电子系统中.时钟相当于心脏.时钟的性能和稳定性直接决定着整个系统的性能.典型的系统时序时钟信号的产生和分配包含多种功能.如振荡器源.转换至标准逻辑电平的部件以及时钟分配网络.这些功能可以由元器件 ...<全部>

技术百科

|

111

上一个下一个

支持PCIe 6.0！国产时钟芯片的创新发展史

支持PCIe 6.0！国产时钟芯片的创新发展史

|相关标签

|热门文章

系统时钟源的比较及高性能PLL的趋势

同步数字复接的设计及其FPGA实现

15V.双通道 3A 单片同步降压型稳压器[Linear]

CPLD在多路高速同步数据采集系统中的应用

低压同步PWM控制器MIC2183及其应用