使用可编程逻辑器件实现并行高速数字相关器的应用方案
采用可编程逻辑器件实现并行高速数字相关器的应用方案-在数字通信系统中.常用一个特定的序列作为数据开始的标志.称为帧同步字.在数字传输的过程中.发送端要在发送数据之前插入帧同步字.接收机需要在已解调的数据流中搜寻帧同步字.以确定帧的位置和帧定时信息.帧同步字一般为一系列连续的码元.在接收端需要对这一系列连续的码元进行检测.如果与预先确定的帧同步字吻合.则说明接收端与发送端的数据是保持同步的.开始接收.否则不能进行接收.完成帧同步字检测工作的正是数字相关器.本文采用流水线技术.研究了基于 FPGA的高速数字相...
发布时间:2021-04-16