加法器-EDA365

研发资源 > 标签 > 加法器

|相关技术

查看更多 >>

用于DDS系统相位累加器的加法器设计

发布时间：2023-07-07

频率源是雷达.通信.电子对抗与电子系统实现高性能指标的关键之一.被喻为众多电子系统的[心脏".而当今高性能的频率源均通过频率合成技术实现.传统的频率合成器有直接频率合成器和锁相环两种.直接数字式频率合成 ...<全部>

技术百科

|

143

知识贴!什么是加法器与反相加法器?

发布时间：2021-05-21

加法器是为了实现加法的.即是产生数的和的装置.加数和被加数为输入.和数与进位为输出的装置为半加器.若加数.被加数与低位的进位数为输入.而和数与进位为输出则为全加器.常用作计算机算术逻辑部件.执行逻辑操作.移位与指令调用. ...<全部>

电源

|

164

使用可编程逻辑器件实现并行高速数字相关器的应用方案

发布时间：2021-04-16

采用可编程逻辑器件实现并行高速数字相关器的应用方案-在数字通信系统中.常用一个特定的序列作为数据开始的标志.称为帧同步字.在数字传输的过程中.发送端要在发送数据之前插入帧同步字.接收机需要在已解调的数据流中搜寻帧同步字.以确定帧的位置和帧定时信息.帧同步字一般为一系列连续的码元.在接收端需要对这一系列连续的码元进行检测.如果与预先确定的帧同步字吻合.则说明接收端与发送端的数据是保持同步的.开始接收.否则不能进行接收.完成帧同步字检测工作的正是数字相关器.本文采用流水线技术.研究了基于 FPGA的高速数字相 ...<全部>

可编程逻辑

|

197

用四位全加器构成二一十进制加法器

发布时间：2020-07-15

用四位全加器构成二一十进制加法器 ...<全部>

集成电路

|

67

用四位全加器构成二一十进制加法器

发布时间：2020-07-10

用四位全加器构成二一十进制加法器 ...<全部>

其他资讯

|

129

用四位全加器构成二一十进制加法器

发布时间：2020-07-03

用四位全加器构成二一十进制加法器 ...<全部>

模拟电路设计

|

159

使用仪表放大器的高性能加法器

发布时间：2020-07-03

随着仪表放大器价格的逐步下滑.它们可以为传统上采用运算放大器的应用提供更高的性能.图1中的运放加法器有一些缺点.首先.输入端为中低输入阻抗.这是由每个信号的输入电阻所决定的.当驱动信号源阻抗较大.或需 ...<全部>

模拟电路设计

|

122

一款32位嵌入式CPU的定点加法器设计

发布时间：2020-06-22

从CPU的指令执行频率上看.算术逻辑单元.程序计数器.协处理器是CPU中使用频率最多的模块.而加法器正是这些模块的核心部件.几乎所有的关键路径都与之有关.因而设计一种通用于这些模块的加法器是整个CPU设计中关 ...<全部>

嵌入式开发

|

144

实验二 8位加法器设计

发布时间：2020-06-19

一.实验目的熟悉利用QuartusⅡ的图形编辑输入法设计简单组合电路.掌握层次化设计方法.并通过8位全加器的设计.进一步熟悉利用EDA软件进行数字系统设计的流程.二.实验仪器与器材计算机1台.GW48-PK2S实验箱1台.Q ...<全部>

单片机程序设计

|

103

一个进位保留加法阵列的HDL代码生成器

发布时间：2020-06-16

在现代数字通信系统中.FPGA的应用相当广泛.尤其在对基带信号的处理和整个系统的控制中.FPGA不但能大大缩减电路的体积.提高电路的稳定性.而且先进的开发工具使整个系统的设计调试周期大大缩短.其中对于一些基带 ...<全部>

嵌入式开发

|

135

上一个下一个

支持PCIe 6.0！国产时钟芯片的创新发展史

支持PCIe 6.0！国产时钟芯片的创新发展史

|相关标签

|热门文章

在PSpice中仿真数字滤波器的传输线

用于DDS系统相位累加器的加法器设计

一款32位嵌入式CPU的定点加法器设计

一个进位保留加法阵列的HDL代码生成器

加法器和数值比较器