ASIC-EDA365

研发资源 > 标签 > ASIC

Xilinx UltraScale 架构-业界首款ASIC级All Programmable架构

现在.人们需要采用一种创新型架构来管理数百Gbps的系统性能.以实现全线速下的智能处理能力.并扩展至Tb级性能和每秒10亿次浮点运算水平.实现上述要求的必要条件并非仅仅是改善每个晶体管或系统模块的性能.或者增...

嵌入式开发

|

发布时间：2020-07-13

FPGA到ASIC的整合为车用微控制器带来灵活性

在汽车电子中广为采用的微控制器(MCU)经过全速发展目前遇到了时间和成本障碍.采用MCU带来的主要好处一直体现在高水平的系统集成和相对低的成本.但在使用MCU时存在远超过这些器件本身价值的额外隐性成本.例如.若...

嵌入式开发

|

发布时间：2020-07-09

ASIC都去哪儿了?

上周在看了我的朋友Dave Jones拆解一台旧的Fluke 91 ScopeMeter DSO(数字采样示波器)的视频时.我突然发现.这款有20年历史的测试设备标志着ASIC设计历时10年的衰落正开始显著加速.Dave打开eBay ScopeMeter.发现其...

嵌入式开发

|

发布时间：2020-07-09

ASIC与ARM的[强手联合"

引言嵌入式世界的范围和概念极其广泛.可以从ASIC到MCU.而ASIC是有着巨大的潜力和创新力的一种技术.尽管它的设计非常昂贵.并且所需世界要花费数年.但这依然不影响它的巨大市场潜力.相比而言.单片机方案就便宜...

嵌入式开发

|

发布时间：2020-07-09

如何在FPGA内实现最佳化车用MCU设计方案?

在汽车电子中广为采用的微控制器(MCU)正快速面临时间和成本的压力.使用MCU的主要优势一直以来都是`创造具有高性价比的高阶系统整合`.然而.在此一优势之下.有一些与元件本身相关的潜在成本是超乎于其单价水平的....

嵌入式开发

|

发布时间：2020-07-08

关于除法电路

除法.这个小学4年纪就开始学习和使用的方法却一直是我这个ASIC工程师心中的痛.我一直在思考如何能找到一个简单(硬件资源少)而快捷(时钟排数少)的通用除法电路.其实简单的说除法可以用迭代的减法来实现.但是对于...

嵌入式开发

|

发布时间：2020-07-08

数字电路(fpga/asic)设计入门之静态时序分析

静态时序分析简称STA(Static Timming Analysis).它提供了一种针对大规模门级电路进行时序验证的有效方法.它指需要更具电路网表的拓扑.就可以检查电路设计中所有路径的时序特性.测试电路的覆盖率理论上可以达到10...

嵌入式开发

|

发布时间：2020-07-08

LAN芯片市场分析上游网络芯片产业新浪潮

2003年开始.全球经济逐渐由谷底缓慢回升.不仅欧美日三大经济体的经济成长率开始出现温和的增长.代表企业及一般消费民众对市场信心看法的PMI指数和消费者信心指数(CCI)表现自2004年开始亦逐步改善.不过.现阶段全...

电路设计

|

发布时间：2020-07-08

使用新SRAM工艺实现嵌入式ASIC和SoC的存储器设计

基于传统六晶体管(6T)存储单元的静态RAM存储器块一直是许多嵌入式设计中使用ASIC/SoC实现的开发人员所采用的利器.因为这种存储器结构非常适合主流的CMOS工艺流程.不需要增添任何额外的工艺步骤.如图1a中所示的那...

嵌入式开发

|

发布时间：2020-07-08

电子产品设计初期的EMC设计考虑

随着产品复杂性和密集度的提高以及设计周期的不断缩短.在设计周期的后期解决电磁兼容性(EMC)问题变得越来越不切合实际.在较高的频率下.你通常用来计算EMC的经验法则不再适用.而且你还可能容易误用这些经验法则....

模拟电路设计

|

emc
ASIC

发布时间：2020-07-08

首页上一页 2 3 4 5 6 7 8 下一页尾页

提速 70% ！AI 重构板级 EDA 全流程：从建库到设计的智能化效率革命

提速 70% ！AI 重构板级 EDA 全流程：从建库到设计的智能化效率革命

|相关标签

|热门文章

基于FPGA的彩色TFT-LCD控制电路设计及其ASIC实现

浅析FPGA的结构组成及工作原理

通过高性能FPGA搭建的客制硬体，更大幅缩短往返交易延迟

详解模拟和数字MEMS麦克风设计区别

基于Xilinx FPGA用于ASIC前端验证的问题总结