FPGA-EDA365

研发资源 > 标签 > FPGA

关于FPGA时序以及时序收敛的基本概念详解

1. FPGA时序的基本概念FPGA器件的需求取决于系统和上下游(upstream and downstrem)设备.我们的设计需要和其他的devices进行数据的交互.其他的devices可能是FPGA外部的芯片.可能是FPGA内部的硬核.对于FPGA desi...

可编程逻辑

|

FPGA
时序

发布时间：2021-08-12

FPGA的电机测速系统电路设计

现场可编程门阵列即FPGA.是从EPLD.PAL.GAL等这些可编程器件的基础上进一步发展起来的.作为专业集成电路领域中的半定制电路而出现的FPGA.不但解决了定制电路的不足.而且克服了原有可编程器件因门电路数有限的而...

可编程逻辑

|

发布时间：2021-08-11

15条FPGA设计经验介绍及同步时序设计注意事项

1.硬件设计基本原则(1)速度与面积平衡和互换原则:一个设计如果时序余量较大.所能跑的频率远高于设计要求.能可以通过模块复用来减少整个设计消耗的芯片面积.这就是用速度优势换面积的节约,反之.如果一个设计...

可编程逻辑

|

发布时间：2021-08-11

Altera最新版软件扩展支持Arria 10 FPGA和SoC

2014年.12月16号.北京--Altera公司(Nasdaq: ALTR)今天发布其Quartus® II软件v14.1.扩展支持Arria® 10 FPGA和SoC--FPGA业界唯一具有硬核浮点DSP模块的器件.也是业界唯一集成了ARM处理器的20 nm SoC FPGA.Altera...

技术百科

|

发布时间：2021-08-10

DSP in FPGA:FIR滤波器(二)

这一节主要讲解一下转置型FIR滤波器实现. FIR滤波器的单位冲激响应h(n)可以表示为如下式: 对应转置型结构的FIR滤波器.如图1所示.抽头系数与上一节中讲解直接型FIR滤波器的实例相同.滤波器阶数为10...

DSP系统

|

FPGA
DSP

发布时间：2021-08-10

采用FPGA实现四阶IIR数字滤波电路设计

采用FPGA实现四阶IIR数字滤波器.通过两个二阶节级联构成数字椭圆低通滤波器.通带内波纹小于0．1dB.阻带衰减大于32dB.常用的数字滤波器有FIR数字滤波器和IIR数字滤波器.FIR数字滤波器具有精确的线性相位特性. ...

DSP系统

|

发布时间：2021-08-10

Xilinx不同FPGA集成的GTx及性能

作者 XCZXilinx的针对Gigabit应用的FPGA基本都会集成一些高速串行接口.统称为Gigabit Transceiver(GTx).包括GTP.GTR.GTX.GTH.GTZ.GTY.GTM(传输速率不断增加)等.不同系列的FPGA集成的GTx不同.详见表1....

可编程逻辑

|

发布时间：2021-08-10

FPGA简单门电路怎么实现

1. verilog实现基本门电路verilog实现反相器.2输入与门.2输入或门.2输入与非门.2输入或非门.2输入异或门.2输入同或门,撰写仿真程序.对实现进行仿真测试,将仿真后的verilog代码进行综合与实现.并下载到basy...

可编程逻辑

|

发布时间：2021-08-10

一种实用AGC算法的音频信号处理方法与FPGA实现的分析研究

随着现代通信技术的广泛使用.通信企业问的竞争不断加剧.为提升自身的竞争优势.通信企业需要将其通信信号的质量提升.并提高通信系统各项指标的稳定性.安全性.高效性.在音频信号处理方法及FPGA实现中.采用AGC...

可编程逻辑

|

FPGA
agc

发布时间：2021-08-10

FPGA的嵌入式实时图像监控系统浅析

目前.图像监控系统大多采用PC和视频采集卡作为系统主要部分.基于嵌入式技术的图像监控系统设备在我国还只是起步阶段.没有成熟的产品应用.这一现状的根本原因就是我国在开发这类产品时.没有统一的开发标准和共...

嵌入式开发

|

发布时间：2021-08-10

首页上一页 28 29 30 31 32 33 34 下一页尾页

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

|相关标签

|热门文章

国产芯的生存困境：FPGA一路看好，京微雅格怎么就越走越难？

基于DSP的高性能通用并行弹载计算机设计实现

FPGA蚕食DSP与MCU市场

一种基于FPGA的锁相环位同步提取电路设计

基于FPGA的SoftSerdes设计与实现