HDL-EDA365

研发资源 > 标签 > HDL

PLD/FPGA硬件语言设计verilog HDL

HDL概述随着EDA技术的发展.使用硬件语言设计PLD/FPGA成为一种趋势.目前最主要的硬件描述语言是VHDL和verilogHDL及System Verilog. VHDL发展的较早.语法严格;而Verilog HDL是在C语言的基础上发展起来的一种硬件描...

嵌入式开发

|

发布时间：2020-06-28

ST-BUS总线接口模块的Verilog HDL设计

ST-BUS是广泛应用于E1通信设备内部的一种模块间通信总线.结合某专用通信系统E1接口转换板的设计.本文对ST-BUS总线进行了介绍.讨论了ST-BUS总线接口收发模块的设计方法.给出了VerilogHDL实现和模块的时序仿真图....

嵌入式开发

|

发布时间：2020-06-28

Verilog HDL与VHDL及FPGA的比较分析

VerilogHDL优点:类似C语言.上手容易.灵活.大小写敏感.在写激励和建模方面有优势.缺点:很多错误在编译的时候不能被发现.VHDL优点:语法严谨.层次结构清晰.缺点:熟悉时间长.不够灵活.FPGA优点:设计周期...

嵌入式开发

|

发布时间：2020-06-24

基于FPGA和DDS的信号源设计

1 引言直接数字频率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽样定理理论和现代器件生产技术发展的一种新的频率合成技术.与第二代基于锁相环频率合成技术相比.DDS具有频率切换时间短.频率分辨率高.相...

嵌入式开发

|

发布时间：2020-06-20

FLIR加速热成像FPGA的开发

中国北京–– 2012 年 9 月 6 日 – MathWorks 于本日宣布.FLIR Systems 通过使用 MATLAB 和 HDL Coder.将热成像 FPGA 开发过程中从概念的形成到构建可在现场测试的原型的时间缩短了 60%.通过使用 MATLAB 来设计.仿...

技术百科

|

flir
HDL

发布时间：2020-06-20

基于CPLD的LCD1602显示系统设计与实现

摘要:为了提高LCD1602显示效果.增强抗扰能力.文章基于TOP2812开发板.依据LCD1602操作时序要求.在开发板CPLD部分实现了LCD1602显示系统的设计.文中对LCD1602时序进行了详细分析.并在QuartusⅡ平台下采用Verilog...

嵌入式开发

|

发布时间：2020-06-20

混合同余法产生随机噪声的FPGA实现

摘要:随着电子对抗技术的快速发展.在有源式干扰机中需要用到数字高斯白噪声.通过对混合同余法产生随机序列的原理研究.本文提出了一种利用FPGA产生高斯白噪声的方法.该方法在PC主控端的控制下.采用ROM查找表的...

嵌入式开发

|

发布时间：2020-06-19

NI FlexRIO是否必须使用FPGA模块

NILabVIEWFPGA模块可以帮助您利用LabVIEW程序框图对一个FPGA进行编程.在其底层.该模块采用代码生成技术实现图形化开发环境与FPGA硬件的整合.这种利用程序框图处理FPGA的方式非常适用于FPGA所提供的对内在并行机制...

嵌入式开发

|

发布时间：2020-06-19

基于CMOS或CCD图像传感器的经典设计及技术文献汇总

图像传感器.或称感光元件.是一种将光学图像转换成电子信号的设备.它被广泛地应用在数码相机和其他电子光学设备中.早期的图像传感器采用模拟信号.如摄像管(video camera tube).如今.图像传感器主要分为感光耦...

嵌入式开发

|

发布时间：2020-06-18

基于Verilog HDL的SPWM全数字算法的FPGA实现

随着信号处理技术及集成电路制造工艺的不断发展.全数字化SPWM(正弦脉宽调制)算法在调速领域越来越受到青睐.实现SPWM控制算法的方法很多.其中模拟比较法因电路复杂.且不易与数字系统连接而很少采用;传统的微处理...

嵌入式开发

|

发布时间：2020-06-17

首页上一页 1 2 3 4 5 6 下一页尾页

支持PCIe 6.0！国产时钟芯片的创新发展史

支持PCIe 6.0！国产时钟芯片的创新发展史

|相关标签

|热门文章

硬件描述语言HDL的现状与发展

用硬件描述语言设计复杂数字电路的优点

基于CMOS或CCD图像传感器的经典设计及技术文献汇总

混合同余法产生随机噪声的FPGA实现

HDL Design House采用微捷码软件加速SoC和IP开发