VHDL-EDA365

研发资源 > 标签 > VHDL

基于CPLD的字符叠加器的设计

在船舶交管和楼宇保安等视频监控中.为了快速判断某图像来自何时何处.通常会在图像上叠加时间地点信息.这些信息一般是若干个字符.完成此功能的字符叠加器一般采用分立的集成电路或专用OSD芯片来实现.本文提出一...

嵌入式开发

|

发布时间：2020-07-06

用VHDL设计实现的有线顶盒信源发生方案

VHDL是随着可编辑逻辑器件(PLD)的发展而发展起来的一种硬件描述语言.它是1980年美国国防部VHSIC(超高速集成电路)计划的一部分.并于1986年和1987年分别成为美国国防部和IEEE的工业标准.作为一种硬件设计时采用的标...

嵌入式开发

|

发布时间：2020-07-06

基于VHDL语言对高速A/D器件TLC5510控制的实现

--TLC5510VHDL控制程序--文件名:TLC5510.vhd--功能:基于VHDL语言.实现对高速A/D器件TLC5510控制--最后修改日期:2004.3.20library ieee;use ieee.std_logic_1164.all;entity tlc5510 isport(clk :in std_logic; -...

嵌入式开发

|

发布时间：2020-07-06

基于VHDL的基带信号的MFSK调制

--多进制数字频率调制(MFSK)系统VHDL程序--文件名:MFSK--功能:基于VHDL硬件描述语言.完成对基带信号的MFSK调制--说明:这里MFSK的M为4--最后修改日期:2004.2.13library ieee;use ieee.std_logic_arith.all;use i...

嵌入式开发

|

发布时间：2020-07-06

基于高速串行BCD码除法的数字频率计的设计

数字频率计是计算机.通讯设备.音频视频等科研生产领域不可缺少的测量仪器.采用VDHL编程设计实现的数字频率计.除被测信号的整形部分.键输入部分和数码显示部分以外.其余全部在一片FPGA芯片上实现.整个系统非常...

嵌入式开发

|

发布时间：2020-07-03

基于VHDL的SDRAM接口设计

RAM通常用于数据和程序的缓存,随着半导体工业的发展.RAM获得了飞速的发展.从RAM.DRAM(Dynamic RAM.即动态RAM)发展到SDRAM(Synchronous Dynamic RAM.即同步动态RAM).RAM的容量越来越大.速度越来越高.可以说存...

嵌入式开发

|

发布时间：2020-07-03

VHDL语言在FPGA／CPLD开发中的应用

1引言EDA(电子设计自动化)关键技术之一是采用硬件描述语言(HDL)描述电路系统.包括电路结构.行为方式.逻辑功能以及接口.就FPGA和CPLD(分别是现场可编程门阵列和复杂可编程逻辑器件的简称)开发来说.比较流...

嵌入式开发

|

发布时间：2020-07-03

基于CPLD和VHDL的电梯控制系统设计

1 引言随着社会的发展.使用电梯越来越普遍.已从原来只在商业大厦.宾馆过渡到在办公室.居民楼等多种建筑中.并且对电梯功能的要求也不断提高.其相应控制方式也在不断发生变化.电梯的微机化控制主要有:PLC控制...

模拟电路设计

|

发布时间：2020-07-03

一种用VHDL设计实现的有线电视机顶盒信源发生

VHDL是随着可编辑逻辑器件(PLD)的发展而发展起来的一种硬件描述语言.它是1980年美国国防部VHSIC(超高速集成电路)计划的一部分.并于1986年和1987年分别成为美国国防部和IEEE的工业标准.作为一种硬件设计时采用...

模拟电路设计

|

发布时间：2020-07-03

基于VHDL和FPGA的多种分频实现方法介绍

分频器是数字系统设计中的基本电路.根据不同设计的需要.我们会遇到偶数分频.奇数分频.半整数分频等.有时要求等占空比.有时要求非等占空比.在同一个设计中有时要求多种形式的分频.通常由计数器或计数器的级联...

嵌入式开发

|

发布时间：2020-07-02

首页上一页 3 4 5 6 7 8 9 下一页尾页

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

|相关标签

|热门文章

基于VHDL的串行发送电路设计

基于VHDL的99小时定时器设计及实现

基于FPGA实现多种小波变换

基于VHDL的TP UP-SF微型打印机控制器设计

基于TLV1562的四通道高速实时数据采集系统