pll-EDA365

研发资源 > 标签 > pll

如何满足复杂系统的高性能时序需求

时钟设备设计使用 I2C 可编程小数锁相环 (PLL).可满足高性能时序需求.这样可以产生零 PPM(百万分之一)合成误差的频率.高性能时钟 IC 具有多个时钟输出.用于驱动打印机.扫描仪和路由器等应用系统的子系统....

放大器-比较器-模拟开关

|

发布时间：2020-06-05

PLL锁相环的基本结构及工作原理

PLL(Phase Locked Loop): 为锁相回路或锁相环.用来统一整合时脉讯号.使高频器件正常工作.如内存的存取资料等.PLL用于振荡器中的反馈技术. 许多电子设备要正常工作.通常需要外部的输入信号与内部的振荡信号...

放大器-比较器-模拟开关

|

发布时间：2020-06-05

PLL锁相环的特性.应用与其基本工作过程

PLL(Phase Locked Loop).也称为锁相环路(PLL)或锁相环.它能使受控振荡器的频率和相位均与输入参考信号保持同步.称为相位锁定.简称锁相.它是一个以相位误差为控制对象的反馈控制系统.是将参考信号与受控振...

放大器-比较器-模拟开关

|

发布时间：2020-06-05

PLL性能提高.今年TDC新提案接连不断

[ISSCC 2010"的[Session 13:Frequency＆Clock Synthesis"是关于由分频器.相位比较器.环路滤波器以及VCO构成的模拟方式PLL的研讨会.美国SiTime等发布的MEMS振荡器用Fractional-N PLL(论文序号:13.1)和富士通研...

技术百科

|

pll
ISSCC

发布时间：2020-06-03

STM32F4时钟系统初探(一)

在开始之前先解释几个名词:HSI: High Speed Internal clock, 高速内部时钟, STM32F429xx默认为16MHz.HSE: High Speed External clock, 高速外部时钟, 最大可接受50MHz时钟(可外接最大的晶振为26MHz).LSI: Low Speed ...

单片机程序设计

|

usb
pll

发布时间：2020-06-01

Cosmic Circuits为ARM提供PLLs

Cosmic Circuits,日前宣布为ARM提供用于在多个技术节点评估标准单元库的PLL解决方案.S2C公司是Cosmic在中国的正式代理商.Cosmic Circuits提供纳米技术节点差异化模拟IP核的广泛组合.其范围覆盖数模转换器.用于无...

单片机程序设计

|

发布时间：2020-05-29

Cosmic Circuits宣布经硅验证的PLL组合

印度班加罗尔和加利福尼亚州坎贝尔. 2012年2月13日:- Cosmic Circuits.领先的差异化模拟和混合信号IP核提供商.今日宣布其PLL在多个工艺技术节点下经过硅验证.S2C公司是Cosmic在中国的正式代理商, 想了解Cosmic...

电路设计

|

pll
ip

发布时间：2020-05-25

TI推出业界最佳噪声性能比的14GHz PLL

德州仪器推出可提供业界最佳噪声性能的 14GHz 分数N分频锁相环(PLL).进一步壮大时钟与定时产品阵营最新 PLL 为汽车.工业以及通信应用提升 RF 灵敏度及雷达精确度日前.德州仪器 (TI) 宣布推出支持高级频率调制功...

集成电路

|

TI
pll

发布时间：2020-05-23

AK5373带USB 2.0接口立体声模数转换技术

AKM 公司的AK5373是带USB 2.0接口的立体声模数转换器(ADC).包括有USB串行接口引擎.USB收发器.音频处理区块.端点以及24位立体声音频ADC.集成的PLL可使用多种取样频率.并集成了麦克风放大器和可编程增益放大器...

模拟器件

|

发布时间：2020-05-23

这些关键性能参数.让你正确选择PLL频率合成器

利用频率合成器.你可以产生单一参考频率的各种不同倍数的输出频率.其主要应用是为RF信号的上变频和下变频产生本振(LO)信号.频率合成器在锁相环(PLL)中工作.其中鉴频鉴相器(PFD)将反馈频率与基准频率的某...

放大器-比较器-模拟开关

|

发布时间：2020-05-22

首页上一页 8 9 10 11 12 13 下一页尾页

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

|相关标签

|热门文章

ARM的pll

IC时钟分配系统中的锁相环

双环路时钟发生器可清除抖动并提供多个高频输出

反孤岛和智能电网保护

PLL电路设计原理及制作