×
搜索
每日签到
|
APP下载
|
登录
首页
研发技术
技术分类
嵌入式
模拟电子
电磁兼容
单片机
电池
电源
RF射频
传感器
显示-光电
FPGA/DSP
接口总线驱动
全部
前沿技术
高通5G手机芯片性能测评
高频小信号谐振放大电路时域与频域对比分析
高薪IC设计工程师是如何炼成的?
龙芯发布四款芯片:加速产业布局 中国芯大有可为
为什么我们要用隔离式放大器
热门技术文章
液晶显示器控制设计_含源程序代码
飞思卡尔数字压力传感器实现硬盘驱动存储容量增加
骁龙710为全新层级的智能手机提供用户所需的的顶级特性
解读西部电子设计行业四大亮点
节点转换成本升级,摩尔定律将在2014年被打破?
适用于WLAN IEEE80211a标准的双模前置分频器设计
行业应用
行业应用
医疗电子
物联网
智能电网
汽车电子
工业控制
AI
家电数码
热门应用
物联网网关是智能家居发展的重要支撑
齐聚澳门 ViewSonic优派助阵MDL Macau Dota 2 国际精英邀请赛
龙芯、飞腾、申威进入国企采购目录 但不应过度解读
绝缘电阻极化指数测量方法
阿特斯阳光电力加入 Intertek ‘卫星计划’
最新应用文章
区块链本体跨链技术设计方案解析
机器人技术电路设计图集锦
智能手环怎么用_智能手环使用教程
以IoT联接智能家居和楼宇
工业机器人控制系统由什么组成
绝缘电阻测试仪及兆欧表的组成和选用标准
电子论坛
社区导航
更多>
硬件设计讨论
电磁兼容&安规论坛
射频RF|微波技术
电源技术论坛
信号完整性SI/PI仿真
芯片SIP|封装设计
单片机|MCU论坛
ARM|DSP嵌入式论坛
物联网技术
FPGA|CPLD论坛
MATLAB论坛
器件选型&认证
Cadence Allegro论坛
Allegro Skill开发
Orcad|Concept论坛
Mentor Xpedition论坛
PADS PCB论坛
Altium Protel论坛
PCB封装库论坛
EDA365作品展
PCB生产工艺论坛
电子装联PCBA工艺&设备论坛
IPD流程管理
失效分析&可靠性
元器件国产化论坛
EDA365线下活动区
职业生涯
EDA365原创吧
电巢学堂
电巢直播
研发资源
电子百科
器件手册
设计外包
EDA365 Skill
EDA365 Tools
Xilinx开发者社区
电巢
研发资源
>
标签
>
verilog
Verilog可综合的循环语句
Verilog中提供了四种循环语句.可用于控制语句的执行次数.分别为:for.while.repeat.forever.其中.for.while.repeat是可综合的.但循环的次数需要在编译之前就确定.动态改变循环次数的语句是不可综合的.fo...
可编程逻辑
|
verilog
发布时间:2020-05-16
关于verilog的学习经验简单分享
我学verilog语言进行FPGA设计也就半年时间.很多的东西就是在网上学到的.现在想说说自己对使用verilog进行FPGA设计的一些体会.我水平不高.主要是为新手朋友们介绍自己的一点经验少走点弯路. 1.verilog语言 ...
可编程逻辑
|
verilog
发布时间:2020-05-16
Verilog的语言要素
本章介绍Verilog HDL的基本要素.包括标识符.注释.数值.编译程序指令.系统任务和系统函数.另外.本章还介绍了Verilog硬件描述语言中的两种数据类型.3.1 标识符Verilog HDL中的标识符(identifier)可以是任意一...
可编程逻辑
|
FPGA
verilog
发布时间:2020-05-16
Verilog HDL简明教程(2)
第二章 HDL指南模块模块是Verilog 的基本描述单位.用于描述某个设计的功能或结构及其与其他模块通信的外部端口.一个设计的结构可使用开关级原语.门级原语和用户定义的原语方式描述; 设计的数据流行为使用连续赋值...
可编程逻辑
|
verilog
HDL
发布时间:2020-05-16
写verilog代码要有硬件的概念
因为Verilog是一种硬件描述语言.所以在写Verilog语言时.首先要有所要写的module在硬件上如何实现的概念.而不是去想编译器如何去解释这个module. 比如在决定是否使用reg定义时.要问问自己物理上是不是真正存在这...
可编程逻辑
|
FPGA
verilog
发布时间:2020-05-16
初学者学习Verilog HDL的步骤和经验技巧
Verilog HDL是一种硬件描述语言(HDL:Hardware Discription Language).Verilog HDL语言是一种以文本形式来描述数字系统硬件的结构和行为的语言.用它可以表示逻辑电路图.逻辑表达式.还可以表示数字逻辑系统所完...
可编程逻辑
|
verilog
VHDL
HDL
发布时间:2020-05-15
一个合格FPGA 工程师的基本要求
一个合格的FPGA工程师需要掌握哪些知识?这里根据自己的一些心得总结一下.其他朋友可以补充啊.1.Verilog语言及其于硬件电路之间的关系.2.器件结构(最好熟练掌握Spartan3.Vertix4系列的器件结构.及其资源于Veri...
可编程逻辑
|
FPGA
verilog
发布时间:2020-05-15
FPGA开发与学习连载4
组合逻辑1.敏感变量的描述完备性Verilog中.用always块设计组合逻辑电路时.在赋值表达式右端参与赋值的所有信号都必须在always @(敏感电平列表)中列出,always中if语句的判断表达式必须在敏感电平列表中列出.如果...
可编程逻辑
|
FPGA
verilog
发布时间:2020-05-15
Verilog设计中的一些避免犯错的小技巧
这是一个在设计中常犯的错误列表.这些错误常使得你的设计不可靠或速度较慢.为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查.可靠性为时钟信号选用全局时钟缓冲器BUFG不选用全局时钟...
可编程逻辑
|
FPGA
verilog
发布时间:2020-05-15
赛灵思Verilog(FPGA/CPLD)设计技巧
以下是一个在设计中常犯的错误列表这些错误常使得你的设计不可靠或速度较慢为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查 .可靠性为时钟信号选用全局时钟缓冲器BUFG不选用全局时钟...
可编程逻辑
|
FPGA
verilog
赛灵思
发布时间:2020-05-15
首 页
上一页
9
10
11
12
13
14
下一页
尾 页
|
最新活动
浪涌控制:如何通过抑制因子减少寄生效应?
|
相关标签
FPGA
HDL
VHDL
cordic
分频器
分频电路
d触发器
存储器
|
热门文章
关于写Verilog的一点建议
PLD/FPGA硬件语言设计verilog HDL
d触发器verilog描述
怎样实现Verilog模拟PS2协议
SystemVerilog语言简介(二)