verilog-EDA365

研发资源 > 标签 > verilog

基于VerilogHDL的FIR数字滤波器设计与仿真

引言数字滤波器是语音与图像处理.模式识别.雷达信号处理.频谱分析等应用中的一种基本的处理部件, 它能满足波器对幅度和相位特性的严格要求, 避免模拟滤波器所无法克服的电压漂移.温度漂移和噪声等问题.有限冲激...

嵌入式开发

|

发布时间：2020-06-17

采用Verilog的数字跑表设计

本节通过Verilog HDL语言编写一个具有[百分秒.秒.分"计时功能的数字跑表.可以实现一个小时以内精确至百分之一秒的计时. 数字跑表的显示可以通过编写数码管显示程序来实现.本实例只给出数字跑表的实现过程....

技术百科

|

发布时间：2020-06-17

基于Verilog HDL的SPWM全数字算法的FPGA实现

随着信号处理技术及集成电路制造工艺的不断发展.全数字化SPWM(正弦脉宽调制)算法在调速领域越来越受到青睐.实现SPWM控制算法的方法很多.其中模拟比较法因电路复杂.且不易与数字系统连接而很少采用;传统的微处理...

嵌入式开发

|

发布时间：2020-06-17

16位微控制器的设计与实现

随着信息技术的发展.网络通信.信息安全和信息家电产品的普及.嵌入式MCU正是所有这些信息产品中必不可少的部件.目前国内一些科研院校和半导体公司都在致力于研发自主设计的嵌入式微控制器.这对我国的半导体产业...

技术百科

|

发布时间：2020-06-16

怎样实现Verilog模拟PS2协议

PS2协议读键盘值相当简单嘛.比模拟SPI.I2C简单多了...下面介绍一下具体过程.1.明确接线关系.只需接4根线.VCC要+5V.3.3我测试过不能用.时钟和数据线要用bidir双向口线.FPGA可以不用外接上拉电阻.另外.USB键...

嵌入式开发

|

发布时间：2020-06-16

verilog语言实现任意分频

原文出自:分频器是指使输出信号频率为输入信号频率整数分之一的电子电路.在许多电子设备中如电子钟.频率合成器等.需要各种不同频率的信号协同工作.常用的方法是以稳定度高的晶体振荡器为主振源.通过变换得到所...

嵌入式开发

|

发布时间：2020-06-15

Verilog设计中的一些避免犯错的小技巧

这是一个在设计中常犯的错误列表.这些错误常使得你的设计不可靠或速度较慢.为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查. 可靠性为时钟信号选用全局时钟缓冲器BUFG不选用全局时...

嵌入式开发

|

FPGA
verilog

发布时间：2020-06-15

采用Verilog的数字跑表设计及实验

实例的内容及目标1．实例的主要内容本节通过VerilogHDL语言编写一个具有[百分秒.秒.分"计时功能的数字跑表.可以实现一个小时以内精确至百分之一秒的计时.数字跑表的显示可以通过编写数码管显示程序来实现.本实...

嵌入式开发

|

发布时间：2020-06-15

Verilog的语言要素有哪些?

本章介绍VerilogHDL的基本要素.包括标识符.注释.数值.编译程序指令.系统任务和系统函数.另外.本章还介绍了Verilog硬件描述语言中的两种数据类型. 3.1 标识符VerilogHDL中的标识符(idenTIfier)可以是任意一组...

嵌入式开发

|

FPGA
verilog

发布时间：2020-06-15

Verilog HDL与VHDL及FPGA的比较分析

Verilog HDL 优点:类似C语言.上手容易.灵活.大小写敏感.在写激励和建模方面有优势. 缺点:很多错误在编译的时候不能被发现. VHDL 优点:语法严谨.层次结构清晰. 缺点:熟悉时间长.不够灵活...

技术百科

|

发布时间：2020-06-15

首页上一页 6 7 8 9 10 11 12 下一页尾页

探索光电未来！CIOE中国光博会参观登记已开启，限时免费获取全套会刊

探索光电未来！CIOE中国光博会参观登记已开启，限时免费获取全套会刊

|相关标签

|热门文章

基于Verilog HDL的SPWM全数字算法的FPGA实现

基于FPGA和硬件描述语言Verilog的液晶显示控制器的设计

基于Verilog HDL的SVPWM算法的设计与仿真

基于FPGA的双模前置小数分频器的设计

基于Verilog硬件描述语言的AES密码算法实现