verilog-EDA365

研发资源 > 标签 > verilog

Verilog串口通讯设计

1 串口通信基本特点随着多微机系统的应用和微机网络的发展.通信功能越来越显得重要.串行通信是在一根传输线上一位一位地传送信息.这根线既作数据线又作联络线.串行通信作为一种主要的通信方...

嵌入式开发

|

发布时间：2020-06-15

Verilog HDL简明教程(2)

第二章HDL指南模块模块是Verilog 的基本描述单位.用于描述某个设计的功能或结构及其与其他模块通信的外部端口.一个设计的结构可使用开关级原语.门级原语和用户定义的原语方式描述; 设计的数据流行为使用连续赋值...

嵌入式开发

|

verilog
HDL

发布时间：2020-06-15

Verilog HDL与VHDL及FPGA的比较分析

Verilog HDL 优点:类似C语言.上手容易.灵活.大小写敏感.在写激励和建模方面有优势. 缺点:很多错误在编译的时候不能被发现. VHDL 优点:语法严谨.层次结构清晰. 缺点:熟悉时间长.不够灵活...

技术百科

|

发布时间：2020-06-15

verilog中阻塞赋值和非阻塞复制的理解

阻塞和非阻塞语句作为verilog HDL语言的最大难点之一.一直困扰着FPGA设计者.即使是一个颇富经验的设计工程师.也很容易在这个点上犯下一些不必要的错误.阻塞和非阻塞可以说是血脉相连.但是又有着本质的差别.理...

技术百科

|

发布时间：2020-06-15

Verilog按键消抖的理解

按键在按下时会产生抖动.释放时也会产生抖动.所以在设计键盘扫描程序时必须考虑按键的消抖.我们一般只考虑按下时的抖动.而放弃对释放时抖动的消抖.抖动时间一般为20ms左右.按下的最终结果是低电平.在单片机设...

技术百科

|

发布时间：2020-06-15

赛灵思Verilog(FPGA/CPLD)设计小技巧

以下是一个在设计中常犯的错误列表这些错误常使得你的设计不可靠或速度较慢为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查.可靠性**为时钟信号选用全局时钟缓冲...

嵌入式开发

|

发布时间：2020-06-15

蓝牙HCI-UART主控制接口的FPGA设计与实现

摘要:蓝牙技术作为一种短距离的无线通信技术,具有巨大的发展潜力,本文意从HCI层进行蓝牙技术的应用开发.本文首先介绍了HCI和UART的结构与原理,在分析和比较HCI三种类型接口USB.RS-232和UART优缺点的基...

嵌入式开发

|

发布时间：2020-06-13

基于Verilog计算精度可调的整数除法器的设计

除法器是电子技术领域的基础模块.在电子电路设计中得到广泛应用.目前.实现除法器的方法有硬件实现和软件实现两种方法.硬件实现的方法主要是以硬件的消耗为代价.从而有实现速度快的特点.用硬件的方法来实现除法...

技术百科

|

发布时间：2020-06-13

Verilog HDL阻塞属性探究及其应用

Verilog HDL中.有两种过程赋值方式.即阻塞赋值(blocking)和非阻塞赋值(nonblocking).阻塞赋值执行时.RHS(right hand statement)估值与更新LHS(left hand statement)值一次执行完成.计算完毕.立即更新.在执行...

技术百科

|

发布时间：2020-06-12

异步与同步清零Verilog hdl表达程序

带异步清0.异步置1 的D 触发器module DFF1(q,qn,d,clk,set,reset);input d,clk,set,reset;output q,qn;reg q,qn;always @(posedge clk or negedge set or negedge reset)beginif (!reset) beginq...

技术百科

|

发布时间：2020-06-10

首页上一页 6 7 8 9 10 11 12 下一页尾页

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

|相关标签

|热门文章

基于FPGA和硬件描述语言Verilog的液晶显示控制器的设计

SystemVerilog语言简介(二)

基于Verilog的顺序状态逻辑FSM的设计与仿真

FPGA开发与学习连载4

选择VHDL或者verilog HDL还是System Verilog？