×
晶圆代工大厂联电耕耘40纳米结合SST嵌入式SuperFlash非挥发性存储器的制程平台有成，可望获得日本东芝(Toshiba)采用于微处理器(MCU)产品线上；大陆8吋晶圆厂华虹半导体的第二代90纳米嵌入式快闪存储器制程技术(90nm G2 eFlash)也正式量产，强化电信卡、智能卡、MCU产品线竞争实力。
联电表示，其40纳米结合SST嵌入式SuperFlash非挥发性存储器的制程，相较量产的55纳米单元尺寸减少至少20%，整体存储器面积更缩小20~30%。
值得注意的是，联电的40纳米嵌入式SuperFlash非挥发性存储器制程已经获得日本半导体大厂东芝评估采用，主要是用于MCU芯片上。
东芝电子元件及存储产品公司混合信号芯片部门副总松井俊表示，期待采用联电40纳米SST技术来提升MCU产品的性能，且透过与联电合作，可在生产需求上提供灵活的产能。
联电的55纳米SST嵌入式快闪存储器从2015年开始提供给客户以来，借由低功耗、高可靠度、高数据保留和高耐久性的特性，广泛用于汽车、工业、消费者、物联网等应用领域，现在再将这嵌入式快闪存储器解决方案扩展到40纳米的技术平台。
此外，目前已有超过20个客户和产品在联电的55纳米SST嵌入式快闪存储器制程平台上进行生产，包含SIM卡、金融交易、汽车、物联网(IoT)、MCU等应用产品。
再者，一直将嵌入式非挥发性快闪存储器制程技术视为战略重点的大陆8吋晶圆厂华虹半导体也宣布第二代90纳米嵌入式快闪存储器制程平台(90nm G2 eFlash)成功量产。
华虹在第一代90纳米嵌入式快闪存储器制程平台的基础上，持续座技术提升，第二代的90纳米嵌入式快闪存储器制程微缩了Flash尺寸，较第一代减小约25%，是目前90纳米制程技术平台上，嵌入式闪存技术的最小尺寸。
此外，第二代90纳米嵌入式快闪存储器制程平台采用了新的Flash IP设计架构，可达10万次擦写和25年数据保持能力，同时提供极小面积的低功耗Flash IP，因此能大幅缩小整体芯片面积；再者，第二代的90纳米嵌入式快闪存储器制程又比第一代缩减了一层光罩，持续降低制造成本。
华虹的第二代90纳米嵌入式快闪存储器制程已经大量用于生产电信卡芯片、智能卡芯片、安全芯片、MCU等产品解决方案上。
关键字：联电 华虹嵌入式存储器『本文转载自网络,版权归原作者所有,如有侵权请联系删除』
热门文章
更多
美国对华过度出口管制将会影响半导体产业发展
APP下载
登录
