HI5746是一个10位的单片模拟数字转换器用CMOS工艺制造的转换器。它是为宽带和低带宽的高速应用耗电量至关重要。它的40MSPS速度是通过完全不同的流水线结构实现有一个内部样本和保持。HI5746具有出色的动态性能，同时在40MSPS下仅消耗225mW功率。数据输出提供锁存器，向输出端提供有效数据总线，延迟7个时钟周期。一针见血功能上与HI5702和HI5703兼容。

特征

采样率。40毫秒8.8位，fIN=10MHz40MSPS时的低功率。225兆瓦宽的全功率输入带宽。250兆赫片上采样和保持全差分或单端模拟输入单电源电压。+5伏TTL/CMOS兼容数字输入CMOS兼容数字输出。3.0/5.0伏偏移二进制或二进制补码输出格式无铅可用

应用

专业视频数字化

医学成像

数字通信系统

高速数据采集

绝对最大额定值TA=25 oC热信息

电源电压，AVCC或DVCC至AGND或DGND。6伏

DGND至AGND。0.3伏

数字I/O引脚。DGND到DVCC

模拟输入/输出引脚。AGND到AVCC

操作条件

温度范围

HI5746KCB（典型值）。0oC至70oC

热阻（典型，注1）θJA（oC/W）

SOIC包。70个

SSOP包。100个

最高结温。150摄氏度

最高储存温度范围。-65摄氏度至150摄氏度

最高引线温度（焊接10s）。300摄氏度

（SOIC，SSOP-仅限铅头）

注意：超过“绝对最大额定值”中列出的应力可能会对设备造成永久性损坏。这是一个压力等级和操作

注：

1.θJA是用安装在评估PC板上的组件在自由空气中测量的。

电气规范AVCC=DVCC1=5.0V；DVCC2=3.0V，VREF+=2.5V；VREF-=2.0V；fS=40 MSPS，50%占空比；CL=10pF；TA=25oC；差分模拟输入；典型值为25oC下的测试结果，除非另有规定

电气规范AVCC=DVCC1=5.0V；DVCC2=3.0V，VREF+=2.5V；VREF-=2.0V；fS=40 MSPS，50%占空比；CL=10pF；TA=25oC；差分模拟输入；典型值为25oC下的测试结果，除非另有规定（续）

笔记：

2.由设计或特性保证的参数，未经生产测试。

3.低时钟和直流输入。

笔记：

4.SN：第N个采样周期。

5.HN：第N个持有期。

6.BM，N：第N采样输入对应的第M级数字输出。

7.DN：第N个采样输入对应的最终数据输出。

详细说明操作理论

HI5746是一个10位全差分采样管道a/D带数字纠错逻辑的转换器。图25描绘了前端差分输入差分输出采样保持电路（S/H）。开关由内部控制非重叠式二相信号采样时钟1和2，来自主采样时钟。在采样阶段，1，输入信号应用于采样电容器，CS。同时，电容器，CH，放电至模拟接地。在1的下降沿输入信号在采样底板上采样电容器。在下一个时钟阶段，两个底板采样电容器连接在一起保持电容器被切换到运放输出节点。然后电荷在CS和CH completing之间重新分配一个采样保持周期。前端样品和保持输出是模拟输入。电路不仅执行采样和保持功能，但也会将单端输入转换为转换器核心的全差分输出。在取样过程中相，车辆识别码引脚只看到开关和反恐精英。这些组件的相对较小的值导致转换器的典型全功率输入带宽为250MHz。

如功能框图和定时所示图1中的图表，八个相同的管道子转换器阶段，每个阶段包含一个两位闪存转换器和一个2位乘法数模转换器，遵循S/H第九级为二位闪速转换器的电路。管道中的每个转换器级将在一个相位和放大在另一个时钟相位。每个单个子转换器时钟信号偏移180度从上一级时钟信号产生管道中执行相同操作的阶段。八个相同的两位次转换器的输出stages是一个包含一个补充位的两位数字字用于数字纠错逻辑。的输出每个次转换器级被输入到一个数字延迟线由内部采样时钟控制。的功能数字延迟线是对八个与对应的应用前第九级闪存转换器的输出数字纠错逻辑的18位结果。这个数字纠错逻辑使用补充位在生成最后十个之前，请更正可能存在的任何错误转换器的位数字数据输出。由于这种转换器的流水线性质，数字表示模拟输入样本的数据被输出到数字数据总线在第7个时钟周期后模拟取样。此时间延迟被指定为数据延迟。在数据延迟时间之后，数字数据表示输出每个后续模拟样本在下一个时钟周期内。数字输出数据是与外部采样时钟同步一倍缓冲锁存技术。数字误差的输出校正电路有两个补码或偏移二进制格式取决于数据格式的状态选择（DFS）控制输入（见表1，A/D代码表）。参考电压输入，VREF-和VREF+HI5746设计用于接受两个外部引用VREF输入引脚处的电压源。典型操作转换器要求VREF+设置为+2.5V，VREF-设置为设置为2.0V。但是，应注意输入VREF+和VREF-输入引脚的结构包括一个电阻分压器的电阻分压器（名义上为500）连接在VREF+和VREF-和分压器的另一个电阻（名义上为2000）在VREF-和模拟接地之间。这允许用户仅提供+2.5V VREF+电压参考的选项+2.0V VREF-由输入结构的分压作用。用VREF-等于+2.0V和VREF测试HI5746+等于+2.5V，产生全差分模拟输入电压范围为±0.5V。VREF+和VREF-可能与上述不同电压（参见典型性能曲线，图8通过图13）。为了最大限度地降低变频器的总体噪声，建议在两个位置提供足够的高频解耦参考电压输入引脚的VREF+和VREF-。模拟输入，差分连接HI5746的模拟输入是一个差分输入，可以根据信号以不同方式配置来源和所需的性能级别。完全差分连接（图26和图27）将给出转换器的最佳性能。

由于HI5746由一个+5V模拟电源供电，模拟输入限制在接地和+5V之间。对于差分输入连接，这意味着模拟输入共模电压范围从0.25V到4.75V。ADC的性能变化不大模拟输入共模电压值。直流电压源，VDC，等于3.2V（典型值）用户在使用时可以帮助简化电路设计交流耦合差分输入。这种低输出阻抗电压源不是设计为参考，而是一个优秀的直流偏压源，并保持在模拟范围内输入共模电压范围超过温度（参见典型性能曲线，图21）。对于交流耦合差分输入（图26），假设VREF+（通常为2.5V）和VREF-，通常为2.0V，为0.5V。当车辆识别号和-VIN输入信号为0.5VP-P，其中-VIN为180度与车辆识别号不一致。转换器将当车辆识别号+输入处于正满标度时VDC+0.25V，车辆识别号输入为VDC-0.25V（车辆识别号+-车辆识别号-=+0.5V）。相反，转换器将处于当车辆识别号+输入等于VDC时为负满标度-0.25伏，车辆识别号-在直流电+0.25伏（车辆识别号+-车辆识别号-=-0.5伏）。模拟输入可以是直流耦合的（图27），只要输入在模拟输入共模电压范围内量程（0.25VVDC4.75V）。

图27中的电阻R不是绝对必要的但可以用作负载设置电阻器。电容器，C，从车辆识别号+连接到车辆识别号-将有助于过滤任何高值对输入端的频率噪声，也提高了性能。20pF左右的数值足够，可用于交流耦合输入也一样。但是，请注意电容器C的选择必须考虑到模拟输入信号的频率分量。模拟输入，单端连接图28所示的配置可以与单端交流耦合输入。

同样，假设VREF+之间的差异，通常2.5V，VREF-，通常为2V，为0.5V。如果车辆识别号为1VP-P正弦波，那么VIN+是一个1VP-P正弦波正电压等于VDC。转换器将处于当车辆识别号+为VDC+0.5V（车辆识别号+车辆识别号）时，正满标度-=+0.5V），当车辆识别号+为等于VDC-0.5V（车辆识别号+-车辆识别号-=-0.5V）。足够必须提供净空，以便输入电压永远不要超过+5V或低于AGND。在这种情况下，VDC可能在0.5V到4.5V之间，没有明显的ADC性能的变化。最简单的生产方式VDC是使用直流偏压源，VDC，输出的5746。单端模拟输入可以是直流耦合的（图27）只要输入在模拟输入范围内共模电压范围。

图29中的电阻R并非绝对必要，但可用作负载设置电阻器。电容器，C，从车辆识别号+连接到车辆识别号-将有助于过滤任何高值对输入端的频率噪声，也提高了性能。20pF左右的数值足够，可用于交流耦合输入也一样。但是，请注意电容器C的选择必须考虑到模拟输入信号的频率分量。单端源可以提供更好的整体系统性能，如果它在驾驶HI5746。数字输出控制和时钟要求HI5746提供了一个标准的高速接口外部TTL逻辑系列。为了确保HI5746的额定性能时钟周期应保持在50%±5%。它也必须具有低抖动和工作在标准TTL水平。HI5746的性能只有在转换率高于1 MSPS。这样可以确保内部动态电路的性能。同样，当功率首先施加在转换器上，最大为20采样率高于1 MSPS的循环必须在有效数据可用之前执行。提供一个数据格式选择（DFS）pin，它将确定数字数据输出的格式。当在逻辑低，数据将以偏移二进制格式输出。当处于逻辑高位时，数据将输出为2补码格式。

笔记：

8.上面列出的电压表示每个输出代码的理想中心，作为参考差分电压的函数，（VREF+-VREF-）=0.5伏。

9.VREF+=2.5V和VREF-=2V。

当被拉高时，输出使能引脚OE将处于三种状态数字输出到高阻抗状态。设置运行经验正常运行时逻辑低输入。

供电和接地注意事项

HI5746具有独立的模拟和数字电源，并且接地引脚，防止模拟信号中出现数字噪声路径。数字数据输出也有单独的电源引脚，DVCC2，可由3V或5V电源供电。如果是这样，这允许输出与3V逻辑接口渴望的。该部件应安装在提供为模拟和数字电源和接地。为了获得最佳性能HI5746的供给应该由干净的线性驱动管制物资。董事会也应该有很好的高度安装在尽可能靠近对转换器来说是可能的。如果零件断电然后模拟电源应与来自数字电源的铁氧体磁珠。转换器”（AN9214），用于在使用高速转换器。静态性能定义偏移误差（VOS）中尺度代码转换应发生在1/4 LSB级别超过半刻度。偏移量定义为从这一点开始的实际代码转换。满标度误差（FSE）最后一个代码转换应该发生在模拟输入低于正满标度（+FS）3/4 LSB删除错误。满标度误差定义为从这一点开始的实际代码转换。差分线性误差（DNL）DNL是代码宽度与理想值为1 LSB。积分线性误差（INL）INL是代码中心与最佳代码中心之间的最差情况偏差根据测量数据拟合直线。电源灵敏度每个电源都被移动正负5%偏移量和满标度误差（LSB）的偏移量为注意。动态性能定义采用快速傅立叶变换（FFT）技术进行评估HI5746的动态性能。低失真正弦波被应用到输入端，它被一致地采样，并且输出存储在RAM中。然后将数据转换为使用FFT进行频域分析，以评估A/D的动态性能。正弦波输入所有这些测试的部分比满刻度低-0.5dB。

信噪比和信噪比用分贝表示。失真数字是以dBc（分贝）为单位引用包括所有校正因子，以便标准化到满标度。有效位数（ENOB）有效位数（ENOB）由SINAD数据依据：ENOB=（SINAD-1.76+VCORR）/6.02，式中：VCORR=0.5分贝。VCORR为模拟输入信号低于满标度。信噪比和失真率SINAD是测量的RMS信号与RMS和的比值在奈奎斯特下面的所有其他光谱成分中频率，fS/2，不包括直流电。信噪比SNR是测量的RMS信号与RMS噪声的比值在指定的输入和采样频率下。噪音是fS/2以下所有谱分量的均方根和不包括基波、前五次谐波和直流电。总谐波失真（THD）THD是前5次谐波的均方根和的比值基本输入的RMS值的分量信号。二次和三次谐波失真这是适用谐波的均方根值的比值基本输入信号的均方根值的分量。无杂散动态范围（SFDR）SFDR是基本均方根振幅与下一个最大谱分量的均方根振幅光谱低于fS/2。互调失真信号路径中的非线性将倾向于产生当两个音调f1和f2出现在输入端。测量信号与计算了畸变项。包含在计算为（f1+f2），（f1-f2），（2f1），（2f2），（2f1+f2），（2f1-f2），（f1+2f2），（f1-2f2）。ADC用每个音调6dB进行测试低于满刻度。瞬态响应瞬态响应通过提供满标度来测量转换到ADC的模拟输入并测量输出代码所需的周期数10位精度。过电压恢复过电压恢复通过提供满量程转换到ADC的模拟输入输入200毫伏，测量循环次数使输出代码的精度在10位以内

全功率输入带宽（FPBW）全功率输入带宽是数字重建输出的振幅比输入正弦波振幅低3dB。输入正弦波的振幅从-FS到+FS。给定的带宽是在规定的采样频率。视频定义差分增益和差分相位通常是两种找到了描述通过输入电压偏移的色度信号ADC的范围。差分增益差分增益是色度的峰值差相对于参考脉冲串的振幅（百分比）。差相（DP）差分相位是色度的峰值差相对于参考脉冲串的相位（以度为单位）。定时定义有关这些定义，请参阅图1和图2。光圈延迟（抽头）光圈延迟是指外部样本命令（时钟的下降沿）和时间信号的实际采样点。这次延误是由于内部时钟路径传播延迟。孔径抖动（泰姬陵）孔径抖动是由于内部时钟路径延迟的变化。数据保持时间（tH）数据保持时间是指以前的数据（N-1）到达的时间不再有效。数据输出延迟时间（tOD）数据输出延迟时间是新数据到达的时间（N）是有效的。数据延迟（tLAT）采集模拟样本后，数字数据表示模拟输入样本输出到数字数据总线模拟采样后时钟的第7个周期。这是由于转换器的管道性质模拟采样必须通过内部子转换器阶段。此延迟被指定为数据延迟。之后数据延迟时间，表示每个随后的模拟采样在以下过程中输出时钟周期。数字数据比模拟输入样本滞后7采样时钟周期。开机初始化此时间定义为最大时钟周期数在通电时初始化转换器所需的。这个需要初始化动态转换器内的电路。