特征

四个80msps宽带输入（14个线性位加上3rssi）；4个实际输入端口/2个复杂输入端口；处理4个宽带信道（UMTS或cdma2000 1x）或8个GSM/EDGE，IS136信道；8个独立数字接收机，一个封装；四个16位并行输出端口和四个8位链路端口；4个96分贝范围的可编程数字AGC回路；非整数抽取率的数字重采样；可编程抽取FIR滤波器；4个内插半带滤波器；多载波相控阵天线的柔性控制；可编程衰减器控制，通过电平指示器防止夹持和外部增益范围；3.3V I/O，2.5V CMOS内核；用户可配置的内置自检（BIST）功能。

应用

多载波多模数字接收机；GSM、IS136、EDGE、PHS、IS95、UMTS、cdma2000；微型和微微蜂窝系统，软件无线电；无线本地环路；智能天线系统；楼宇无线电话。

一般说明

AD6635是一个多模，8通道，数字接收信号处理器（RSP），能够处理多达4个WCDMA通道。每个通道由四个级联信号处理元件组成：一个频率转换器、两个CIC抽取滤波器和一个可编程系数抽取滤波器。每个输入端口都有输入电平阈值检测电路，用于适应大动态范围或使用增益测距转换器的情况。四个16位并行输出端口可适应高数据速率WBCDMA应用。片内插值半带滤波器也可用于进一步提高输出速率。此外，每个输出端口都有一个数字AGC，以适应使用较小比特宽度的大动态范围。AGCs可以根据其模式保持信号电平或削波电平。提供链路端口输出，使无胶接口能够连接到模拟设备的TigerSHARC DSP核心。

AD6635是模拟设备的软单元多载波收发器芯片组的一部分，设计用于与模拟设备系列的高采样率中频采样ADC（AD9238/AD6645 12位和14位）兼容。软单元接收器包括数字接收器，该数字接收器能够将整个载波频谱数字化，并以数字方式选择感兴趣的载波以用于调谐和信道选择。这种架构消除了无线基站应用中的冗余无线电。

高动态范围抽取滤波器提供广泛的抽取率。基于RAM的体系结构可以方便地为多模式应用程序重新配置。

抽取滤波器从感兴趣的信道中去除不需要的信号和噪声。当感兴趣的信道占用的带宽小于输入信号时，这种对带外噪声的抑制称为“处理增益”，通过使用大的抽取因子，处理增益可以将ADC的信噪比提高30db或更多。此外，可编程RAM系数滤波器允许抗混叠、匹配滤波和静态均衡功能组合在一个经济高效的滤波器中。输出端的半带内插滤波器用于各种应用，特别是在WCDMA或cdma2000应用中，以将输出速率从芯片速率的2%提高到4%。AD6635配备了四个独立的自动增益控制（AGC）回路，用于直接连接到RAKE接收器。

AD6635与标准ADC转换器兼容，如AD664x、AD943x、AD923x和AD922x系列数据转换器。AD6635也与AD6600分集ADC兼容，因此可以设计成使用AD6600 ADC的现有系统。

建筑

AD6635的每个通道有四个信号处理级：频率转换器、二阶重采样级联积分器梳状FIR滤波器（rCIC2）、五阶级联积分器梳状FIR滤波器（CIC5）和RAM系数FIR滤波器（RCF）。支持多种模式将数据输入和输出芯片，并提供与各种数字化仪接口的灵活性。通过串行和/或微处理器接口完成编程和控制。

频率转换是由一个32位的复杂数控振荡器（NCO）完成的。通过与复NCO字相乘，将进入该阶段的实际数据分为同相（I）和正交（Q）分量。该级将输入信号从数字中频（IF）转换为数字基带。相位和幅度抖动可以在芯片上实现，以改善NCO的杂散性能。相位偏移字可用于在多个AD6635s之间或信道之间创建已知的相位关系。

以下频率转换是一个固定系数、高速、二阶重采样级联积分器梳状（rCIC2）滤波器，它基于抽取寄存器和插值寄存器之间的比率降低采样率。

下一级是一个五阶级联积分器梳状（CIC5）滤波器，其响应由抽取率定义。这些滤波器的目的是将数据速率降低到最后的滤波器级（RCF），以便它可以为相同的RCF带宽计算更多的抽头。与rCIC2相比，CIC5滤波器具有更好的抗锯齿（滤波）效果。有鉴于此，建议用户仅在需要重新采样或所需抽取不能由CIC5单独处理时使用此过滤器。

最后阶段是具有可编程20位系数的FIR滤波器的乘积和，抽取率可编程为1到256（实际上是1到32）。RAM系数FIR滤波器（RCF）最多可处理160个抽头。

从RCF出来的数据可以发送到输出端口或交织器。此部分可以从多个通道交叉存取数据。可以使用多个信道处理一个载波，交织器将数据交织回输出部分。这样，来自多个信道的处理功率可用于一个载波。

交织后的数据被送入一个固定系数的半带内插滤波器，在该滤波器中，数据被内插为2的因子。数字AGC跟踪半带滤波器的增益范围为96.3db。就其响应而言，该AGC部分是完全可编程的。如功能框图所示，AD6635中各有四个半带滤波器和AGC。这些半带滤波器和AGC部分可以相互独立地旁路。

AD6635的总体滤波器响应是所有抽取和插值阶段的组合。每一个连续的滤波器级能够缩小跃迁带宽，但是需要更多的CLK周期来计算输出。在第一滤波阶段进行更多的抽取将使总功耗最小化。每个独立的滤波器级可以以独特的方式旁路。来自芯片的数据通过高速并行端口或与tigershar兼容的链路端口连接到DSP。每个输出可以独立配置为使用并行端口或链接端口。

图1说明了AD6635 NCO的调谐功能，用于从宽输入频谱中选择和过滤单个信道。频率转换器将所需的载波“调谐”到基带。图2显示了示例过滤器配置的rCIC2、CIC5和RCF过滤器的组合过滤器响应。

时序图

时序图-INM微孔模式（模式=0）

时序图——MNM微孔模式（模式=1）

输入数据端口

AD6635具有四个高速ADC输入端口A、B、C和D。这些输入端口允许使用单个调谐器芯片实现最大的灵活性。这些可以是分集输入或真正独立的输入，例如独立的天线段。通道0到3可以独立地从输入端口A或B获取数据。类似地，通道4到7可以独立地从输入端口C或D中的任何一个获取数据。为了增加灵活性，每个输入端口可用于支持多路输入，例如在AD6600或具有多路输出的其他ADC上找到。这种额外的灵活性允许8个内部AD6635通道同时处理8个不同的模拟源。

此外，AD6635的前端包含能够实现高速信号电平检测和控制的电路。这是通过一个独特的高速电平检测电路实现的，该电路提供最小的延迟和最大的灵活性来控制多达四个模拟信号路径。AD6635上从输入到输出的整个信号路径延迟可以用高速时钟周期表示。下面的公式可用于计算延迟。

MrCIC2和MCIC5分别是rCIC2和CIC5滤波器的抽取值。NTAPS是选择的循环贷款抽头数。

输入数据格式

每个输入端口由14位尾数和3位指数组成。如果与标准ADC接口，指数位可以接地。如果连接到浮点ADC，例如AD6600，则该ADC产品的指数位可以连接到AD6635的输入指数位。尾数数据格式是两个补码，指数是无符号二进制。

输入定时

每个高速输入端口的数据被锁定在CLK的上升沿上。该时钟信号用于对输入端口进行采样，并对所选信道中随后的同步信号处理级进行时钟。

时钟信号的工作频率可达80兆赫，占空比为50%。在使用高速ADC的应用中，ADC采样时钟或数据有效选通通常用于对AD6635。

输入启用控制

有四个输入使能管脚IENx（x=A、B、C或D）对应于各个输入端口A到D。使用每个IEN管脚时，有四种操作模式。使用这些模式，可以模拟其它rsp的操作，例如AD6620，其提供通常与分集操作相关联的双信道模式。这些模式是IEN转换到低、IEN转换到高、IEN高和IEN低上的空白。

在IEN High模式下，当Input Enable为High时，将发生输入和正常操作。在IEN转换到低模式时，正常操作发生在IEN转换到低模式后时钟的第一个上升沿上。同样地，在IEN转换到High模式中，在IEN转换到High模式之后，操作发生在时钟的上升沿上。有关配置输入启用模式的详细信息，请参阅数控振荡器部分。在IEN Low模式下为空时，当IEN为低时，输入数据被解释为零。

输入模式的典型应用是将数据从AD6600分集ADC接收到AD6635的一个输入端。从该芯片输出的A/B}u将绑定到相应输入端口的IEN。然后，AD6635中的一个通道将被设置为启用IEN向低转换。将配置另一个通道，以便启用IEN到High的转换。这将允许AD6635信道中的两个被配置成在分集模式下模拟AD6620并接收交织输入数据。尽管NCO频率和其他信道特性需要类似地设置，但是该特性允许AD6635处理诸如在AD6600上找到的交织数据流。

当提供的系统时钟高于转换器的数据速率时，会发现IEN转换为High和IEN High之间的差异。提供比数据速率快的时钟以便可以计算额外的滤波器抽头通常是有利的。这确实会导致更好的过滤。为了确保电路的其他部分以最简单的方式正确识别更快的时钟，应该使用IEN转换到低或高。在此模式下，只有满足设置和保持时间的第一个时钟边缘将用于锁定和处理输入数据。所有其他时钟脉冲被前端处理忽略。然而，每个时钟周期仍将产生一个新的滤波器计算对。

增益开关

AD6635包括在存在大动态范围或使用增益测距转换器的应用中有用的电路。该电路允许设置数字阈值，以便可以对阈值的上限和下限进行编程。这样做的一个用途可以是检测ADC在特定输入条件下何时即将达到满标度。其结果将是提供一个标志，可用于快速插入衰减器，以防止ADC过驱动。如果接通衰减18db（或任何其他任意值），则系统的信号动态范围将增加18db。当输入信号达到编程设定的上限时，该过程开始。在典型应用中，这可以设置为满标度以下1db（用户可定义）。当满足该输入条件时，与其对应的输入端口（A到D）相关联的适当LI信号（LIA-A、LIB-A、LIC-A或LID-A）被激活。这可用于切换外部电路的增益或衰减。LI线保持激活状态，直到输入条件降到编程设定的下限以下。为了提供滞后，可以使用停留时间寄存器（参见输入控制寄存器的存储器映射）来保持预定时钟数的控制线的切换。一旦输入条件低于下限阈值，可编程计数器开始计数高速时钟。只要输入信号保持在编程的高速时钟周期数的较低阈值以下，衰减器将在终端计数时被移除。但是，如果计数器运行时输入条件高于下限阈值，则计数器将重置，并且输入必须再次低于下限阈值才能启动进程。这将防止不必要的状态切换。

如图26所示。当输入信号超过上限阈值时，相应的LI信号变为激活状态。一旦信号低于下限，计数器开始计数。如果输入条件高于下限阈值，计数器将重置并再次启动，如图所示。一旦计数器终止于0，LI线将变为非活动。

LI线可以用于各种功能。它可以用来设置衰减器（DVGA）的控制，也可以与模拟VGA集成使用。为了简化此功能的使用，AD6635包括两个单独的增益设置，一个是当该LI线不活动时（rCIC2_QUIET[4:0]存储在0x92寄存器的位9:5中），另一个是当激活时（rCIC2_LOUD[4:0]存储在0x92寄存器的位4:0中）。这使得数字增益可以根据外部变化进行调整。结合增益设置，包括可变延迟以补偿ADC的流水线延迟和增益控制元件的开关时间。这两个特性一起提供了无缝的增益切换。

该引脚的另一个用途是促进增益范围ADC内的增益范围延迟。对于使用增益范围来增加总信号动态范围的转换器，在某些情况下可能需要禁止发生内部增益范围。对于这种转换器，可以使用LI（A或B）线来阻止这种情况。对于此应用程序，将基于类似的条件设置较高的阈值。然而，较低的阈值将被设置为与特定转换器的增益范围一致的水平。然后，可以针对许多因素中的任何一个适当地设置延迟，例如衰落剖面、信号峰均比或可能导致不必要增益变化的任何其他基于时间的特性。

AD6635总共有八个增益控制电路来支持所有信道，因此即使在所有输入端口都有交织数据时也可以使用。当数据在某个输入端口上交织时，应在增益范围控制寄存器中设置适当的位。这样，可以监视两个交织信道数据，并且LIA-B、LIB-B、LIC-B或与其对应的输入端口A到D相关联的LID-B管脚充当交织信道的输出指示符。在此模式下，LIx-A管脚充当与IENx Low对应的输入数据的指示器，LIx-B充当与IENx High对应的输入数据的指示器。当不使用交错信道时，LIx-B管脚与作为相反极性指示器的LIx-A管脚是互补的。应注意，增益控制电路是宽带的，并且在任何滤波元件之前实现，以最小化环路延迟。

芯片还基于与LI信号相关联的衰减提供内部数据的适当缩放。以这种方式，到DSP的数据在整个过程中保持正确的标度值，使其完全独立。由于通常存在与外部增益切换组件相关联的有限延迟，AD6635包括可变管道延迟，可用于补偿外部管道延迟或与增益/衰减器设备相关联的总沉降时间。此延迟最多可设置为七个高速时钟。这些特性确保了增益设置之间的平滑切换。

输入数据缩放

AD6635有四个数据输入端口。每个都接受[13:0]中的14位尾数（两个补码整数）、3位指数（无符号整数）EXP[2:0]和输入启用（IEN）。输入端口A和B由CLK0计时，输入端口C和D由CLK1计时。这些管脚允许直接连接到标准定点ADC，如AD9238和AD6645，以及获得测距ADC，如AD6600。对于adc少于14位的正常操作，活动位应该是MSB对正的，未使用的lsb应该是低位绑定的。

3位指数EXP[2:0]被解释为无符号整数。指数随后将被rCIC2}ound[4:0]或rCIC2}QUIET[4:0]修改，具体取决于LI线是否处于活动状态。这些5位标度值存储在rCIC2标度寄存器（0x92）中，并且在数据进入rCIC2重采样滤波器之前应用标度。这些5位寄存器包含补偿rCIC2增益的比例值，外部衰减器（如果使用）和指数偏移（Expoff）。如果不使用外部衰减器，则rCIC2_静音寄存器和rCIC2_大声寄存器都包含相同的值。在浮点数模转换器的定标部分给出了设置衰减标度寄存器的详细说明和公式。

定点adc缩放

对于定点adc，通常不使用AD6635指数输入EXP[2:0]，应将其限制在低位。ADC输出直接连接到AD6635输入端，并对正MSB。0x92中的ExpOff位应编程为0。同样，指数反转位应为0。因此，对于定点adc，指数通常是静态的，并且AD6635中不使用输入缩放。

使用浮点或增益测距adc进行缩放

指数控制特性的示例结合了AD6600和AD6635。AD6600是一个具有3位增益范围的11位ADC。实际上，11位ADC为指数提供尾数和3位相对信号强度指示符（RSSI）。AD6600只使用八个可用步骤中的五个。更多详细信息请参见AD6600数据表。

对于增益范围ADC，如AD6600，

其中IN是IN[13:0]的值，Exp是Exp[2:0]的值，rCIC2是rCIC刻度寄存器值（0x92位9-5和4-0）。“mod”是余数函数。例如，mod（1,32）=1，mod（2,32）=2，和mod（34,32）=2。

AD6600的RSSI输出随着模拟输入信号强度的增加而数值增长（大信号的RSSI=5，小信号的RSSI=0）。当指数反转位（ExpInv）设置为零时，AD6635将认为IN[13:0]处的最小信号是最大的，并且随着EXP字的增加，它在内部向下移动数据（EXP=5将在将数据传递给rCIC2之前将14位字向右移动5个内部位）。在本例中，如果ExpInv=0，则AD6635将RSSI[2:0]=5视为最小信号，而RSSI[2:0]=0视为AD6600上可能的最大信号。因此，我们可以使用指数反转位使AD6635指数与AD6600 RSSI一致。设置ExpInv=1将强制AD6635向上（左）移动数据以增加EXP，而不是向下。指数反转位应始终设置为高，以便与AD6600一起使用。

指数偏移用于向上移动数据。例如，表I显示，在没有rCIC2缩放的情况下，当ADC输入处于最大级别时，会丢失12 dB的范围。这是不需要的，因为它降低了系统的动态范围和信噪比，降低了与量化噪声地板相关的感兴趣信号。

为了避免全刻度ADC信号的这种自动衰减，ExpOff用于将最大信号（RSSI=5）移动到没有降档的点。换句话说，一旦设置了指数反转位，就应该调整指数偏移量，以便mod（7-5+ExpOff，32）=0。当指数偏移量设置为30，因为mod（32,32）=0时就是这种情况。表II说明了ExpInv和ExpOff与AD6600模数转换器。

这种处理指数的灵活性允许AD6635与AD6600之外的其他增益范围ADC接口。可以调整指数偏移量，以允许使用最多七个RSSI（EXP）范围，而不是AD6600的五个范围。它还允许AD6635在使用AD6600但不利用其所有信号范围的系统中定制。例如，如果只期望出现前四个RSSI范围，那么ExpOff可以调整为29，这将使RSSI=4对应于AD6635的0db点。

请注意，在rCIC2寄存器中设置的上述比例因数仅用于说明所需的ExpOff。该寄存器还应考虑补偿rCIC2滤波器增益。此操作所需的值将在CIC2筛选器部分中给出。因此，rCIC2寄存器中设置的最终值将是所需的ExpOff和rCIC2刻度的总和。

数控振荡器

频率转换

该处理级包括由两个乘法器和32位复杂NCO组成的数字调谐器。AD6635的每个通道都有一个独立的NCO。NCO用作正交本地振荡器，能够在复模式下产生-CLK/2和+CLK/2之间的NCO频率，分辨率为CLK/232。对于所有输出频率，来自NCO的最坏情况下的杂散信号优于-100dbc。

寄存器0x85和0x86中的NCO频率值被解释为32位无符号整数。NCO频率由下式计算。

其中NCO_FREQ是用户需要设置的32位整数（寄存器0x85和0x86），以便调谐到所需频率f信道，CLKn是AD6635主时钟速率或输入数据速率，具体取决于所使用的输入启用模式。请参阅输入启用控制部分以确定何时为CLK以及何时为输入数据速率。对于通道0到3，使用CLK0；对于通道4到7，使用CLK1。“mod”类似于余数函数。例如，如果fCHANNEL=220mhz，CLK=80mhz，则mod（220/80,1）=mod（2.75,1）=0.75。但是对于负频率，例如，mod（–220/80,1）=mod（–1.75,1）=0.25。如果将NCO_FREQ寄存器视为有符号的数字，则此定义有效。

NCO频率延迟寄存器

当NCO频率寄存器被写入时，数据实际上被传递到一个影子寄存器。数据可以通过以下两种方法之一移动到主寄存器：当信道脱离睡眠模式时，或当发生同步跳时。在任何一种情况下，计数器都可以加载NCO频率延迟寄存器值。16位无符号整数计数器（0x84）开始倒计时，由主时钟计时，当它达到零时，阴影寄存器中的新频率值写入NCO频率寄存器。NCO也可以设置为立即同步，在这种情况下，绕过频率延迟计数器（通过写入值1），并立即更新新的频率值。如果写入零，则永远不会发生同步。

相位偏移

相位偏移寄存器（0x87）向NCO的相位累加器添加偏移量。在开始同步的情况下，NCO相位累加器以该寄存器中的值开始。这是一个16位寄存器，解释为16位无符号整数。该寄存器中的0x0000对应于0弧度偏移量，而0xFFFF对应于2￥（1–1/（216））弧度偏移量。该寄存器允许多个NCO同步以产生具有已知和稳定相位差的正弦波。

NCO控制寄存器

位于0x88的NCO控制寄存器用于配置NCO的功能。这些是在每个通道的基础上进行控制的，如下所述。

旁路

AD6635前端的NCO可以绕过。

旁路模式通过将位0设置为0x88高来启用。当NCO被忽略，不执行下变频，AD6635通道仅作为复杂数据的实际滤波器。这对于基带采样应用非常有用，其中a输入连接到滤波器内的I信号路径，B输入连接到通道0到3的Q信号路径。类似地，对于信道4到7，输入C连接到I信号路径，输入D连接到Q信号路径。如果在先前的模拟级中数字化信号已经被转换为基带，或者通过其他数字预处理，则可能需要这样。

相位抖动

AD6635为提高NCO的杂散性能提供了相位抖动选项。相位抖动通过设置NCO控制寄存器的位1来启用。当通过设置该位高来启用相位抖动时，NCO中由于相位截断而产生的脉冲是随机的。来自这些杂散的能量被传播到噪声层中，并且无杂散的动态范围被增加，以牺牲信噪比的微小降低为代价。相位抖动是否用于系统，最终取决于系统目标。如果希望以稍微抬高的噪声地板为代价获得较低的激励，则应采用这种方法。如果需要低噪声地板，并且后续阶段可以容忍或过滤较高的杂散，则不需要相位抖动。

振幅抖动

振幅抖动也可以用来改善NCO的杂散性能。振幅抖动通过设置位2启用。振幅抖动通过在NCO的角到笛卡尔转换范围内随机化振幅量化误差来提高性能。此选项可能会以稍微升高的噪声地板为代价来减少刺耳声。振幅抖动和相位抖动可以一起使用，单独使用，或者根本不用。

跃变清相蓄电池

当设置位3时，NCO相位累加器在跳频之前被清除。这确保了每个跃点上NCO的相位一致。NCO相位偏移不受此设置的影响，并且仍然有效。如果需要相位连续跳变，则应清除该位，并且NCO相位寄存器中的最后一个相位将是新频率的起始点。

输入启用控制

输入启用有四种不同的操作模式。每个高速输入端口都包含一条IEN线路。四个滤波器通道0到3中的任何一个都可以编程为从两个输入端口A或B中的任何一个获取数据（参见WB输入选择部分）。类似地，四个滤波器信道4到7中的任何一个都可以被编程以从两个输入端口C或D中的任何一个获取数据。与数据一起的是IENx信号。每个滤波器信道可以配置为以四种模式之一处理IEN信号。当基于时分复用数据流处理数据时，其中三种模式被关联。第四种模式用于采用时分双工的应用，例如雷达、声纳、超声波和涉及TDD的通信。

模式00:IEN Low为空白

在这种模式下，当IEN线路较低时，数据被隐藏。当IEN线很高时，新的数据会在输入时钟的每个上升沿上进行频移。降低IEN行时，输入数据将替换为零值。在此期间，NCO继续运行，以便在再次提升IEN行时，NCO值将与从未降低IEN行时的值相同。当IEN线路降低时，此模式具有使数字输入消失的效果。后端处理（rCIC2、CIC5和RCF）在IEN线路处于高位时继续。这种模式对时分复用应用很有用。

模式01:IEN高时钟

在这种模式下，当IEN线路很高时，数据被时钟输入芯片。虽然IEN线很高，但新数据在输入时钟的每个上升沿上都会被频闪。当IEN线路降低时，输入数据不再锁定到信道中。此外，NCO的进展被停止。但是，在此期间，后端处理（rCIC2、CIC5和RCF）仍在继续。此模式的主要用途是允许一个比输入采样数据速率快的时钟，以便可以计算比其他情况下可能更多的滤波器抽头。在下图中，尽管CLK继续以比数据快四倍的速度运行，但只有在IEN高的情况下输入数据才会被删除。

模式10:IEN时钟转换到高

在这种模式下，数据仅在IEN线上升跃迁后的第一个时钟边缘进入芯片。尽管数据仅锁定在第一个有效时钟边缘，但后端处理（rCIC2、CIC5和RCF）在可能存在的每个可用时钟上继续，类似于模式01。对于每个新的输入数据样本，NCO相位累加器只递增一次，而不是每个输入时钟递增一次。

模式11:IEN时钟转换到低

在这种模式下，只有在IEN线下降过渡后，数据才在第一个时钟边缘被时钟送入芯片。尽管数据仅锁定在第一个有效时钟边缘，但后端处理（rCIC2、CIC5和RCF）在可能存在的每个可用时钟上继续，类似于模式01。对于每个新的输入数据样本，NCO相位累加器只递增一次，而不是每个输入时钟递增一次。

WB输入选择

该寄存器中的位6控制选择哪个输入端口进行信号处理。对于通道0到3，如果该位设置为高，则输入端口B（INB、EXPB和IENB）连接到选定的AD6635通道。如果清除此位，则输入端口A（INA、EXPA和IENA）将连接到选定的筛选器通道。类似地，对于通道4到7，当设置位6时选择输入端口D，当清除该位时选择输入端口C。

同步选择

此寄存器的位7和8确定哪个外部同步管脚与所选通道关联。AD6635有四个同步名为SYNCA、SYNCB、SYNCC和SYNCD的管脚。这些同步管脚中的任何一个都可以与AD6635中的八个接收器通道中的任何一个相关联。此外，如果系统只需要一个同步信号，则所有八个接收器通道都可以引用同一个同步管脚。位值00选择SYNCA，01选择SYNCB，10选择SYNCC，11选择SYNCD。

二阶rCIC滤波器

rCIC2滤波器是二阶重采样级联积分器梳状滤波器。重采样器采用独特的技术实现，不需要使用高速时钟，从而简化了设计并节省了功耗。重采样器允许主时钟和输出数据速率之间的非整数关系。这样可以更容易地实现多模系统或要求使用不是数据速率倍数的主时钟的系统。

rCIC2允许最多512次插值和最多4096次抽取。rCIC2（L）的重采样因子是9位整数。当与12位抽取因子M结合时，总速率变化可以是以下形式的任何分数：

唯一的限制是L/M比率必须小于或等于1。这意味着rCIC2的杀伤力为1或更多。

重采样是通过对新的数据样本使用零填充使输入采样率明显增加因子L来实现的。在重采样之后是二阶级联积分器梳状滤波器。滤波器特性仅由分数率变化（L/M）决定。

该滤波器能以80mhz的输入端口全速率处理信号。这个阶段的输出速率由下式给出。

lrccic2和MrCIC2都是无符号整数。插值率（lrcci2）可以是1到512，抽取率（MrCIC2）可以是1到4096。通过将抽取/插值设置为1/1，可以绕过该阶段。

rCIC2滤波器的频率响应由以下方程给出。

比例因子SrCIC2是一个介于0和31之间的可编程无符号5位值。这是一个衰减器，可以以6分贝的增量降低rCIC2的增益。对于最佳动态范围，应将SrCIC2设置为可能的最小值（即最低衰减），而不产生溢出条件。使用下面的方程式可以安全地实现这一点，其中输入电平是AD6635（通常为1）的输入满标度的最大部分。无论是否绕过rCIC2，始终使用rCIC2比例因子。

上面使用的ceil函数表示下一个整数，floor函数表示上一个整数。例如，ceil（4.5）是5，floor（4.5）是4。

有两个比例寄存器（rCIC2_LOUD[4:0]位4–0 in 0x92）和（rCIC2_QUIET[4:0]位9–5 in 0x92），用于实现SrCIC2比例因子。写入这些可编程寄存器的值是SrCIC2、浮点adc所需的ExpOff（在输入端口部分说明）和使用LI（电平指示器）管脚激活的任何外部衰减补偿的总和。当LI pin处于活动状态和非活动状态时，第三个组件可以有不同的值，因此有两个寄存器，rCIC2_LOUD和rCIC2_QUIET。这些组件的总和作为rCIC2_LOUD和rCIC2_QUIET寄存器提供给AD6635，这些寄存器最多可以包含31个。还应注意，这些寄存器指定的缩放仅应用于AD6635信道中的一个位置（在rCIC2滤波器之前）。

rCIC2的增益和通带衰减应通过上述方程以及前面提到的滤波器传输方程来计算。在RCF级，过大的通带衰减可以通过滚降的倒数使通带达到峰值来补偿。

其中IN是IN x[13:0]的值（x=A，B，C，D），Exp是EXPx[2:0]的值，rCIC2是0x92（rCIC2_QUIET[4:0]或rCIC2_LOUD[4:0]的值，具体取决于LI pin）刻度寄存器。

rCIC2拒绝

表三说明了进入rCIC2级的带宽量（以数据速率的百分比表示）。此表中的数据可缩放到任何其他最高80 MHz的允许采样率。该表可作为决定如何在rCIC2、CIC5和RCF之间分配抽取的工具。

示例计算

目标：实现一个输入采样率为10mhz的滤波器，在±7khz的通带内需要100db的假频抑制。

解决方案：首先确定通过频带表示的采样率百分比。

在表右侧的–100分贝列中，查找一个大于或等于时钟速率的通频带百分比的值。然后查看最左边的列，找到相应的速率变化因子（MrCIC2/lrccic2）。参考该表，注意对于4的MrCIC2/lrccic2，具有-100db别名抑制的频率为0.071%，略大于计算的0.07%。因此，在本例中，rCIC2速率变化的最大界限是4。选择较高的MrCIC2/lrccic2会导致比所需的100 dB更少的别名拒绝。

小于4的MrCIC2/lrccic2仍然会产生所需的拒绝，但是在这个rCIC2阶段通过尽可能多的抽取可以将功耗最小化。rCIC2中的抽取降低了数据速率，从而降低了后续阶段的功耗。还应注意的是，有不止一种方法可以得到4人的死亡。抽取4等于L/M比0.25。因此，产生0.25的L/M的任何整数组合都有效（1/4、2/8或4/16）。但是，对于最佳动态范围，应使用最简单的比率。例如，1/4比4/16有更好的性能。

抽取和插值寄存器rCIC2抽取值存储在寄存器0x90中。这个12位寄存器包含抽取部分减去1。插值部分存储在寄存器0x91中。这个9位值保持插值小于1。

rCIC2量表

寄存器0x92包含此部分电路的缩放信息。主要功能是存储在上述各节中计算的比例值。

该寄存器的位4–0（rCIC2_LOUD[4:0]）用于在强信号条件下包含rCIC2的比例因子。这5位表示上述计算出的rCIC2标量，加上衰减器的任何外部信号标度。

该寄存器的位9–5（rCIC2_QUIET[4:0]）用于在弱信号条件下包含rCIC2的比例因子。在本登记册中，不考虑也不包括外部衰减器。只有上述计算的rCIC2补偿值存储在这些位中。

该寄存器的第10位用于指示外部指数的值。如果该位设置为低位，则外部指数表示AD6600中的每步6分贝。如果该位设置为高，则每个指数表示12分贝的步进。

该寄存器的第11位用于在内部计算之前反转外部指数。对于使用递增指数表示

增加信号电平。对于使用递减指数表示递增信号电平的增益测距adc，该位应设置为低位。

在不需要rCIC2特性的应用中，可以通过将L/M比率设置为1/1来绕过它。这有效地绕过了rCIC2的所有电路，除了仍然有效的缩放。

五阶CIC滤波器

第三个信号处理阶段CIC5实现了比rCIC2更锐利的固定系数抽取滤波器。此筛选器的输入速率为fSAMP2。此滤波器的最大输入速率等于AD6635的输入速率，因此允许绕过rCIC2滤波器。

抽取率MCIC5可编程为2到32（所有整数值）。滤波器的频率响应由以下方程给出。CIC5的增益和通带衰减应该用这些方程来计算。这两个参数都可以在循环贷款阶段得到补偿。

比例因子SCIC5是一个0到20之间的可编程无符号整数。它用于控制数据以6db增量衰减到CIC5级。为获得最佳动态范围，应将SCIC5设置为可能的最小值（最低衰减），而不产生溢出条件。这可以使用下面的公式安全地实现，其中OLrCIC2是这个过滤级输入满标度的最大部分。这个值从rCIC2阶段输出，然后通过管道连接到CIC5。

这个阶段的输出速率由下式给出。

CIC5拒绝

表四示出了可用各种抽取率和别名拒绝规范保护的时钟速率（输入速率）的百分比表示的带宽量。当rCIC2减少1时，CIC5的最大输入速率为80 MHz。如前表所示，这些是CIC5的1/2带宽特性。注意，与rCIC2级相比，CIC5级可以保护更宽的频带到任何给定的拒绝级别。此表有助于计算给定期望滤波器特性的抽取上界MCIC5。