对电源进行去耦图 1 显示了电源去耦技术的一个例子。在本示例中，去耦技术用在12-bit、40 MSPS的ADC上。实际上，并非所有这些电容器均是必要的。通常，10mF电容器和 0.1mF 单片电容器的并联组合足以满足要求。最佳值可能根据选择的特定 IC 以及操作频率的变化而变化，因此必须确保遵照制造商的建议进行操作。ADCS9888 是一款 3 通道视频捕获 IC，用在平板显示器、视频投影仪以及其它需要捕获高分辨率视频数据的应用中，内部结构如图2所示。它是三重 8-bit ADC，操作速度高达205MSPS。它还包括时钟生成电路，用于根据视频同步信息创建 25MHz~205MHz的高频像素时钟。要成功进行操作，对模拟电路和 PLL/VCO 提供顺畅且无噪声的功率非常重要。 VD是 IC内模拟和数字电路的主电源。VDD是数字数据输出的电源。VDD可以在主电源之下的电压值操作，VD降至 2.5V可以向更低的电压电路提供便利的连接。PVD是锁相环路电源。 PVD应该很好地进行滤波、绝缘和去耦，以便为 PLL 和 VCO 电路提供非常稳定的低噪声电压源。因此，向 ADCS9888 提供功率的最简单、最便宜的方式就是使用如同LM317的简单模拟稳压器来将 +5V 的数字总线降低到 3.3V。但是这里存在着一个潜在的噪声问题。LM317 是适用于众多应用的器件，但从 5V 下降到 3.3V 时则不建议采用该器件，因为 LM317 是标准下降电压稳压器，并且通常需要在Vin~Vout之间具有至少2V的压降。由于不存在2V压降，在VD的噪声可以通过稳压器方便地进行耦合，并且出现在输出端。快速的修复措施就是使用类似LM1117的准低压降稳压器。此器件在1.2V~1.3V的下降电压范围内进行操作，具体电压大小取决于负载电流和其它因素。因此，在 ADCS9888的电源和接地插针间具有足够的本地高频去耦，可以更好地使用工作系统。但是，在芯片的不同电源总线间仍然可能存在噪声耦合。除了本地去耦外，还可以在单个电源总线上添加滤波电路，正如上面的 ADC12040 示例，将三个电源总线分离为单个电源层。这些电源层可以全部位于相同的印刷电路板层上，但应该独立分隔以减少耦合。

接地选项实际上，接地是极其重要的设计考虑。可以采用两种不同的方法。一种是使用拆分接地，其中包括模拟接地和数字接地，连接在一个点上。另一种方法是使用一个整体接地。 使用拆分接地可以很方便地获得最佳防噪性能。 但可能遇到 RFI/EMI 问题。尽管使用单个接地板难以获得优良的设计，但可以更容易地把RFI/EMI 问题最小化；因此，建议使用单一接地方法。为防止在单个接地板设计的模拟和数字回路电流间产生噪声耦合，请仔细路由数字、模拟和 ADC 电源线。设计者不希望任何数字回路电流沿直线流动从而经过甚至接近其它模拟元件，特别是处理低电平信号和 ADC 的元件。接地电流流经低电阻，并且可能导致在接地中出现一些噪声变化。如果来自模拟元件的接地电流从模拟部件返回电源遵循相同的路径，则模拟信号中的噪声将会增加，并且将显示在放大器和 ADC 中。 如果决定使用两个接地板，则数字和模拟接地插针应该具有相同的电位。大多数数据表示它们应为100mV，后者有时为50mV或 250mV，但实际上它们应具有相同的电位。但是设计人员不应使用单个通孔将它们连接至接地板。应该将它们单独连接，尽量分开,距离尽可能为2~3cm。原因是通路一般对于1~1.5nH的指令产生电感。该nH级电感是通过高速数字边缘率出现的大阻抗，这样的阻抗足以使数字信号在通路上产生噪声，该噪声可以耦合至模拟接地，因此在 ADC 的输入端产生模拟噪声。因此应尽量避免在相同位置的接地板中布置模拟和数字接地插针，但是模拟和数字接地插针应该具有相同的电位。更重要的是，需要把数字输出驱动器回路插针与其它接地插针分隔开。

独立的电源ADCS9888 的滤波器网络位于由稳压器的通用 3.3V 总线拆分而成的三个不同的总线，即 VD、PVD 和 VDD的位置。滤波器元件值应选定在阻止噪声源可能产生的频率，或模拟电路对其非常敏感的频率。产生的电路将在 ADC 中提供改进的性能，并且还可以在 PLL/VCO 中降低时钟抖动。为取得更好的性能，理想的解决方案将是为连接至 IC 的三个电源插针分别使用不同的稳压器，以便在不同负载之间以及输入电压和输出之间提供附加的噪声抑制。 另一个好处是可以优化不同负载稳压器的性能特性。可以将高电流/低成本的稳压器用于使用更多功率以及对噪声不太敏感的负载。低噪声稳压器可以用于敏感的 PLL/VCO 电路。简而言之，通过消除电源以及周围电路中的噪声源，将会大幅改进数据采集设计中的防噪性能。■