LUT-EDA365

研发资源 > 标签 > LUT

|相关技术

使用赛灵思Vivado设计套件的九大理由

发布时间：2020-07-09

您的开发团队是否需要在极短的时间内打造出既复杂又富有竞争力的新一代系统?赛灵思All Programmable器件可助您一臂之力.它相对传统可编程逻辑和I/O.新增了软件可编程ARM®处理系统.可编程模拟混合信号(AMS)子系统 ...<全部>

嵌入式开发

|

158

用FPGA实现FIR滤波器

发布时间：2020-07-06

你接到要求用FPGA实现FIR滤波器的任务时.也许会想起在学校里所学的FIR基础知识.但是下一步该做什么呢?哪些参数是重要的?做这个设计的最佳方法是什么?还有这个设计应该怎样在FPGA中实现?现在有大量的低成本IP核和工 ...<全部>

嵌入式开发

|

82

FPGA的低功耗设计分析

发布时间：2020-06-28

FPGA的功耗高度依赖于用户的设计.没有哪种单一的方法能够实现这种功耗的降低.在进行低功耗器件的设计时.人们必须仔细权衡性能.易用性.成本.密度以及功率等诸多指标. 尽管基于90nm工艺的FPGA的功耗已低于先 ...<全部>

DSP系统

|

142

3系列FPGA中使用LUT构建分布式RAM(4)

发布时间：2020-05-15

前面讲了分布式RAM的方方面面.下面以RAM_16S为例.分别给出其在VHDL和Verilog HDL下面的模板代码(在ISE Project Navigator中选择 Edit--- Language Templates.然后选择VHDL 或者Verilog, 最后是Synthesis Templat ...<全部>

可编程逻辑

|

91

3系列FPGA中使用LUT构建分布式RAM(3)

发布时间：2020-05-15

前面简要介绍了Spartan-3系列FPGA中分布式RAM的基本特性.为什么不从更高级的Virtex系列入手呢?我仔细看了一下各个系列的介绍.对比.Spartan系列基本就是Virtex系列的精简版.其基本原理是一样的.所以从简单的入 ...<全部>

可编程逻辑

|

189

3系列FPGA中使用LUT构建分布式RAM(1)

发布时间：2020-05-15

在赛灵思Spartan-3.3E等系列的FPGA中.其逻辑单元CLB中一般含有不同数量的单端口RAM(SRAM)或者双端口RAM(DRAM).这里的[单"或者[双"是由我们开发人员定义的.一般情况下这种RAM分布于(distributed)FPGA的阵列 ...<全部>

可编程逻辑

|

171

3系列FPGA中使用LUT构建分布式RAM(2)

发布时间：2020-05-15

分布式RAM支持以下的单口RAM与双口RAM类型:带有异步写/同步读的SRAM.其中的同步读取可以使用与分布式RAM相关联的触发器实现.带有一个同步写端口与两个异步读端口的DRAM.其中同步同步读的原理与前者相同.图1给出 ...<全部>

可编程逻辑

|

100

如何利用LUT来实现FPGA中的DSP功能

发布时间：2020-05-14

作为赛灵思的现场工程师.我常常问这样的问题:我们是否能够提供一款其功能可满足客户所有独特设计要求的DSP内核.有时候内核会太大.太小或者不够快.有时.我们会开发一款能确切满足客户需求的内核.并迅速以CORE ...<全部>

可编程逻辑

|

179

FPGA20年最有影响力的25个研究成果 – 其他CAD算法篇

发布时间：2024-11-03

很多世界顶尖的[建筑师"可能是你从未听说过的人.他们设计并创造出了很多你可能从未见过的神奇结构.比如在芯片内部的复杂体系. ...<全部>

可编程逻辑

|

11

FPGA重点知识13条.助你构建完整[逻辑观"之一

发布时间：2024-11-03

FPGA是在PAL.GAL.EPLD.CPLD等可编程器件的基础上进一步发展的产物.它是作为ASIC领域中的一种半定制电路而出现的.即解决了定制电路的不足.又克服了原有可编程器件门电路有限的缺点. ...<全部>

可编程逻辑

|

169

上一个下一个

国产PCIe Retimer芯片！破解高速传输信号完整性难题

国产PCIe Retimer芯片！破解高速传输信号完整性难题

|相关标签

|热门文章

3系列FPGA中使用LUT构建分布式RAM(4)

使用赛灵思Vivado设计套件的九大理由

FPGA的低功耗设计分析

用FPGA实现FIR滤波器

3系列FPGA中使用LUT构建分布式RAM(3)