有限状态机-EDA365

研发资源 > 标签 > 有限状态机

|相关技术

查看更多 >>

有限状态机在LIN总线开发中的应用

发布时间：2021-06-30

引言随着汽车智能化程度的提高和迅速升级换代的需要.汽车电子网络正在由集中式控制向分布式控制发展.LIN总线作为CAN总线的有效补充.以低速率和低成本的实现有效解决了分布式控制带来的成本增加问题.在笔者研制 ...<全部>

技术百科

|

138

xWorks嵌入式系统下视频监控系统通信的研究

发布时间：2020-07-07

现代的各种视频监控系统是高度复杂的集成系统,这些系统的内部外部所产生的数据远远超过了操作员的处理能力. 所以,对各种数据进行准确及时的传送和处理,是视频监控系统的一个突出的要求. 它不仅提供系统的实时监控和 ...<全部>

嵌入式开发

|

147

基于VxWorks的飞机自动化配电的软件设计研究

发布时间：2020-07-07

先进飞机正朝着多电.全电方向发展.供电系统成为了未来飞机发展的关键.按照功能飞机供电系统分为电源系统和配电系统两大部分.先进配电系统由电源系统处理机(PSP).电气负载管理中心(ELMC).固态功率控制器(SSPC) ...<全部>

嵌入式开发

|

20

基于Verilog的SMBus总线控制器的设计与实现

发布时间：2020-07-06

SMBus是Intel公司于1995年发布的一种双向两线串行通讯总线标准.具有接口线少.通讯效率高等特点[1].应用于多μC(microcontroller)通讯系统中.可以满足绝大多数情况下对传输速率.信号稳定性等性能的要求.且相对于 ...<全部>

嵌入式开发

|

86

基于Verilog HDL的RS-232串口通信在CPLD上的实现

发布时间：2020-07-06

CPLD(Complex Programable Logic Device)是一种复杂的用户可编程逻辑器件.采用连续连接结构.延时可预测.从而使电路仿真更加准确.CPLD是标准的大规模集成电路产品.可用于各种数字逻辑系统的设计.开发工具Quartu ...<全部>

嵌入式开发

|

156

硬件描述语言Verilog HDL设计进阶之:有限状态机的设计原理及其代码风格

发布时间：2020-07-06

4.4有限状态机的设计原理及其代码风格由于Verilog HDL和 VHDL 行为描述用于综合的历史还只有短短的几年.可综合风格的Verilog HDL 和VHDL的语法只是它们各自语言的一个子集.又由于HDL的可综合性研究近年来非常活跃 ...<全部>

嵌入式开发

|

28

基于有限状态机的嵌入式系统模型校验技术

发布时间：2020-07-03

模型校验是最成功的需求验证工具.模型校验的基本原理如图1所示.模型校验工具的输入是系统需求或设计(称为模型)以及最终系统期望实现的特性(称为[规范").如果给定的模型满足给定的规范.那么工具将输出yes.否则 ...<全部>

嵌入式开发

|

120

初学者对有限状态机(FSM)的设计的认识

发布时间：2020-07-01

有限状态机(FSM)是一种常见的电路.由时序电路和组合电路组成.设计有限状态机的第一步是确定采用Moore状态机还是采用Mealy状态机.(Mealy型:状态的转变不仅和当前状态有关.而且跟各输入信号有关,Moore型:状 ...<全部>

嵌入式开发

|

165

有限状态机的嵌入式Linux按键驱动设计

发布时间：2020-06-23

0 引言一般的按键驱动程序通常非常简单.在程序中一旦检测到按键输入口为低电平时.就采用软件延时10 ms后再次检测按键输入口.如果仍然是低电平则表示有按键按下.便转入执行按键处理程序,否则.当按键 ...<全部>

单片机程序设计

|

36

FPGA实现UART和MCU一体化设计

发布时间：2020-06-22

计算机技术和微电子技术的发展为现代电子设计提供了新的方法和途径.传统的电子设计采用功能独立的分立元件进行功能组合从而实现特定的功能.计算机设计初期也一直采用这种模式.但是随着近代电子技术的进步.尤其是 ...<全部>

技术百科

|

38

上一个下一个

支持PCIe 6.0！国产时钟芯片的创新发展史

支持PCIe 6.0！国产时钟芯片的创新发展史

|相关标签

|热门文章

xWorks嵌入式系统下视频监控系统通信的研究

基于有限状态机的嵌入式系统模型校验技术

基于VHDL的MTM总线主模块有限状态机设计

有限状态机的嵌入式Linux按键驱动设计

基于Verilog HDL的RS-232串口通信在CPLD上的实现