Sondrel-EDA365

研发资源 > 标签 > Sondrel

|相关技术

Sondrel推出系列参考设计方案.减少30%设计成本和设计时间

发布时间：2022-08-11

Sondrel推出了一系列参考性设计方案.与从零开始的设计方法相比.将降低30%的设计成本.设计风险和设计时间.该公司利用其数百款ASIC设计经验.创建了一组关键性参考设计方案.其中每一套方案都能为高增长市场提供快速设计. ...<全部>

技术百科

|

189

Sondrel在7nm设计的基础上提供5nm

发布时间：2021-10-22

Sondrel建立在7nm设计工作的基础上.可提供5nm ...<全部>

技术百科

|

8

Sondrel通过尽早分配BGA封装中的凸点来减少SOC开发中的交货时间

发布时间：2021-07-08

由于Sondrel提供了从设计到芯片交付的ASIC生产的全包式服务.因此它知道在制造和测试过程的每个阶段服务所发生的情况.它说.它已经注意到SOC封装设计和制造的交货时间增加.特别是可能影响整个项目时间表的倒装芯片BGA. ...<全部>

技术百科

|

33

Sondrel采用微捷码Titan芯片完工修整产品

发布时间：2020-05-27

2009年3月5日.芯片设计解决方案供应商微捷码(Magma®)设计自动化有限公司日前宣布.欧洲领先的物理实现设计咨询公司Sondrel公司已采用了Titan™芯片完工修整(Chip Finishing)产品.Sondrel是在对Titan的高度自动 ...<全部>

半导体生产

|

97

Sondrel使用新的.增强的工作流建模工具缩短验证时间

发布时间：2024-11-03

Sondrel为此目的开发了新的增强型工作流程建模工具.该工具可缩短产品上市时间.降低客户成本并优化架构设计. ...<全部>

技术百科

|

1

上一个下一个

国产PCIe Retimer芯片！破解高速传输信号完整性难题

国产PCIe Retimer芯片！破解高速传输信号完整性难题

|相关标签

|热门文章

Sondrel通过尽早分配BGA封装中的凸点来减少SOC开发中的交货时间

Sondrel推出系列参考设计方案.减少30%设计成本和设计时间

Sondrel采用微捷码Titan芯片完工修整产品

Sondrel在7nm设计的基础上提供5nm