Wishbone总线-EDA365

研发资源 > 标签 > Wishbone总线

|相关技术

基于Verilog HDL的SDX总线与Wishbone总线接口转化的设计与实现

发布时间：2024-12-24

随着微电子设计技术与工艺的迅速发展.数字集成电路逐步发展到专用集成电路(ASIC).其中超大规模.高速.低功耗的新型FPGA的出现.降低了产品的成本.提高了系统的可靠性.同时.各种电子产品的复杂度和现代化程度 ...<全部>

嵌入式开发

|

65

基于mu;C/OS-II实时操作系统的硬件加速设计

发布时间：2021-09-15

随着科技的进步.嵌入式系统的功能逐渐由简单向复杂发展.开发难度也随之提高.嵌入式操作系统的使用.屏蔽了部分硬件信息.提供给开发者统一的平台.降低了开发难度.提高了代码的重复利用率.在一些特殊的领域(医 ...<全部>

总线

|

22

基于Wishbone总线的UART IP核的设计

发布时间：2020-07-02

随着集成电路与嵌入式技术的发展与广泛应用.许多嵌入式系统都需要进行串行通信.因此在片上嵌入式系统芯片中集成uART(通用异步接发装置)的IP核已成为一种趋势.在基于IP核复用技术的集成电路设计中.片上总线的选 ...<全部>

嵌入式开发

|

164

基于VerilogHDL的SDX总线与Wishbone总线接口转化的设计与实现

发布时间：2020-05-27

随着微电子设计技术与工艺的迅速发展.数字集成电路逐步发展到专用集成电路(ASIC).其中超大规模.高速.低功耗的新型FPGA的出现.降低了产品的成本.提高了系统的可靠性.同时.各种电子产品的复杂度和现代化程度 ...<全部>

总线

|

199

基于Wishbone总线的UART IP核的设计

发布时间：2020-05-26

随着集成电路与嵌入式技术的发展与广泛应用.许多嵌入式系统都需要进行串行通信.因此在片上嵌入式系统芯片中集成uART(通用异步接发装置)的IP核已成为一种趋势. 在基于IP核复用技术的集成电路设计中.片上总线 ...<全部>

总线

|

151

基于Wishbone总线的UART IP核设计

发布时间：2020-05-26

随着集成电路与嵌入式技术的发展与广泛应用.许多嵌入式系统都需要进行串行通信.因此在片上嵌入式系统芯片中集成uART(通用异步接发装置)的IP核已成为一种趋势.在基于IP核复用技术的集成电路设计中.片上总线的选取 ...<全部>

总线

|

27

基于FPGA的SDX总线与Wishbone总线接口设计

发布时间：2020-05-25

随着微电子设计技术与工艺的迅速发展.数字集成电路逐步发展到专用集成电路(ASIC).其中超大规模.高速.低功耗的新型FPGA的出现.降低了产品的成本.提高了系统的可靠性.同时.各种电子产品的复杂度和现代化程度 ...<全部>

总线

|

172

基于片内WISHBONE总线的高速缓存一致性实现

发布时间：2020-05-21

清华大学嵌入式微处理器芯片设计为国家重点863项目.单芯片多处理器设计为项目的一个延伸.单芯片多处理器是提高处理器性能的有效途径.具有低耦合度.粗粒度并行性的主要特点.清华大学已成功开发出具有自主知识产 ...<全部>

总线

|

31

上一个下一个

Elink+数字名片，免费入驻开放了!

Elink+数字名片，免费入驻开放了!

|相关标签

|热门文章

基于Wishbone总线的UART IP核的设计

基于VerilogHDL的SDX总线与Wishbone总线接口转化的设计与实现

基于片内WISHBONE总线的高速缓存一致性实现

基于Verilog HDL的SDX总线与Wishbone总线接口转化的设计与实现

基于FPGA的SDX总线与Wishbone总线接口设计