搜索
每日签到
|
APP下载
|
登录
首页
研发技术
技术分类
嵌入式
模拟电子
电磁兼容
单片机
电池
电源
RF射频
传感器
显示-光电
FPGA/DSP
接口总线驱动
全部
前沿技术
高通5G手机芯片性能测评
高频小信号谐振放大电路时域与频域对比分析
高薪IC设计工程师是如何炼成的?
龙芯发布四款芯片:加速产业布局 中国芯大有可为
为什么我们要用隔离式放大器
热门技术文章
液晶显示器控制设计_含源程序代码
飞思卡尔数字压力传感器实现硬盘驱动存储容量增加
骁龙710为全新层级的智能手机提供用户所需的的顶级特性
解读西部电子设计行业四大亮点
节点转换成本升级,摩尔定律将在2014年被打破?
适用于WLAN IEEE80211a标准的双模前置分频器设计
行业应用
行业应用
医疗电子
物联网
智能电网
汽车电子
工业控制
AI
家电数码
热门应用
物联网网关是智能家居发展的重要支撑
齐聚澳门 ViewSonic优派助阵MDL Macau Dota 2 国际精英邀请赛
龙芯、飞腾、申威进入国企采购目录 但不应过度解读
绝缘电阻极化指数测量方法
阿特斯阳光电力加入 Intertek ‘卫星计划’
最新应用文章
区块链本体跨链技术设计方案解析
机器人技术电路设计图集锦
智能手环怎么用_智能手环使用教程
以IoT联接智能家居和楼宇
工业机器人控制系统由什么组成
绝缘电阻测试仪及兆欧表的组成和选用标准
电子论坛
社区导航
更多>
硬件设计讨论
电磁兼容&安规论坛
射频RF|微波技术
电源技术论坛
信号完整性SI/PI仿真
芯片SIP|封装设计
单片机|MCU论坛
ARM|DSP嵌入式论坛
物联网技术
FPGA|CPLD论坛
MATLAB论坛
器件选型&认证
Cadence Allegro论坛
Allegro Skill开发
Orcad|Concept论坛
Mentor Xpedition论坛
PADS PCB论坛
Altium Protel论坛
PCB封装库论坛
EDA365作品展
PCB生产工艺论坛
电子装联PCBA工艺&设备论坛
IPD流程管理
失效分析&可靠性
元器件国产化论坛
EDA365线下活动区
职业生涯
EDA365原创吧
巢粉引擎
电巢直播
研发资源
电子百科
器件手册
设计外包
EDA365 Skill
EDA365 Tools
Xilinx开发者社区
电巢
研发资源
>
标签
>
设计流程
设计流程
...
|
相关技术
查看更多 >>
以一种混合的设计流程克服层次化设计的局限(一)
发布时间:2023-04-28
在平面设计流程中.布局和布线资源总是可见的和可用的.然后设计者可以进行布线优化并避免拥塞从而达到高质量设计优化.但很长的工具运行时间和大存储空间需求.使得大型的优化密集的设计对平面设计的需求减少了.另 ...
<全部>
技术百科
|
设计流程
层次化
35
集成电路设计流程详解
发布时间:2021-05-26
集成电路设计的流程一般先要进行软硬件划分.将设计基本分为两部分:芯片硬件设计和软件协同设计. 芯片硬件设计包括: 1.功能设计阶段. 设计人员产品的应用场合.设定一些诸如功能.操作速度.接口规格. ...
<全部>
技术百科
|
集成电路
设计流程
197
浅析FPGA设计流程及布线资源
发布时间:2020-07-07
1.电路设计与输入电路设计与输入是指通过某些规范的描述方式.将工程师电路构思输入给EDA工具.常用的设计方法有硬件描述语言(HDL)和原理图设计输入方法等.原理图设计输入法在早期应用得比较广泛.它根据设计要 ...
<全部>
模拟电路设计
|
FPGA
布线资源
设计流程
171
基于ESL并采用System C和System Verilog的设计流程
发布时间:2020-07-07
ESL解决方案的目标在于提供让设计人员能够在一种抽象层次上对芯片进行描述和分析的工具和方法.在这种抽象层次上.设计人员可以对芯片特性进行功能性的描述.而没有必要求助于硬件(RTL)实现的具体细节. 当今.芯 ...
<全部>
模拟电路设计
|
verilog
System
设计流程
ESL
44
片上系统(SOC)的设计流程及其集成开发环境
发布时间:2020-06-29
片上系统(SOC--System-On-a-Chip)是指在单芯片上集成微电子应用产品所需的全部功能系统.其是以超深亚微米(VDSM-Very Deep Subnicron)工艺和知识产权(IP--Intellectual Property)核复用(Reuse)技术为支撑. SOC技术 ...
<全部>
嵌入式开发
|
片上系统
设计流程
集成开发环境
109
DSP设计流程
发布时间:2020-06-28
引言 世界正处于高科技下一波快速增长的开端.AccelChip公司 Dan Ganousis DSP 已经成为业界公认的.将按指数增长的技术焦点. 目前.大多数DSP设计已经能在半导体生产商(如T1.ADI.Freescale等)提供的通用 ...
<全部>
DSP系统
|
DSP
设计流程
115
浅析FPGA设计流程及布线资源
发布时间:2020-06-22
1.电路设计与输入 电路设计与输入是指通过某些规范的描述方式.将工程师电路构思输入给EDA工具.常用的设计方法有硬件描述语言(HDL)和原理图设计输入方法等.原理图设计输入法在早期应用得比较广泛.它根据设 ...
<全部>
集成电路
|
FPGA
布线资源
设计流程
64
Cadence端到端方案为UPEK整合芯片流程
发布时间:2020-06-19
2009年3月4日.Cadence设计系统公司今天宣布生物指纹安全解决方案领先厂商UPEK®, Inc.已经整合其设计流程.并选择Cadence®作为其全芯片数字.模拟与混合信号设计的唯一全套供应商.此举再次肯定了Cadence在为当今最 ...
<全部>
嵌入式开发
|
模拟信号
数字
Cadence
全芯片
设计流程
UPEK
43
Verilog HDL的历史及设计流程
发布时间:2020-06-15
Verilog HDL 是硬件描述语言的一种.用于数字电子系统设计.该语言是 1983 年由 GDA ( GateWay Design Automation )公司的 Phil Moorby 首创的. Phil Moorby 后来成为 Verilog - XL 的主要设计者和 Cadence 公司 ...
<全部>
嵌入式开发
|
VHDL
设计流程
VerilogHDL
77
ISSP结构化ASIC解决方案浅析
发布时间:2020-06-15
结构化专用集成电路(structured ASIC)对设计工程师而言还是一个新名词.然而目前已经有多家公司正计划涉足这一领域.快速硅解决方案平台(ISSP)是一种结构化ASIC解决方案.该技术适合于高速ASIC设计.这是因为ISSP可 ...
<全部>
嵌入式开发
|
设计流程
ISSP开放式联盟计划
结构化ASIC
121
上一个
下一个
|
最新活动
支持PCIe 6.0!国产时钟芯片的创新发展史
|
相关标签
FPGA
数字
Cadence
全芯片
模拟信号
UPEK
布线资源
切割
|
热门文章
基于ESL并采用System C和System Verilog的设计流程
浅析FPGA设计流程及布线资源
图表生成工具将实现汽车电气设计流程的现代化
嵌入式系统架构:RISC家族之ARC架构
以一种混合的设计流程克服层次化设计的局限(一)