数字电路-EDA365

研发资源 > 标签 > 数字电路

大唐电信FPGA/CPLD数字电路设计经验分享(3)

注意:当使用多级非门的时候综合器往往会将其优化掉.因为综合器会认为一个信号非两次还是它自己.需要说明的是在FPGA/CPLD内部结构是一种标准的宏单元.下图是Xilinx公司的Spartans II系列器件的一个标准宏单元.虽...

可编程逻辑

|

发布时间：2020-05-16

大唐电信FPGA/CPLD数字电路设计经验分享(2)

2 FPGA/CPLD中的一些设计方法2.1 FPGA设计中的同步设计异步设计不是总能满足(它们所馈送的触发器的)建立和保持时间的要求.因此.异步输入常常会把错误的数据锁存到触发器.或者使触发器进入亚稳定的状态,在该状态下...

可编程逻辑

|

发布时间：2020-05-16

大唐电信FPGA/CPLD数字电路设计经验分享(1)

在数字电路的设计中.时序设计是一个系统性能的主要标志.在高层次设计方法中.对时序控制的抽象度也相应提高.因此在设计中较难把握.但在理解RTL电路时序模型的基础上.采用合理的设计方法在设计复杂数字系统是行...

可编程逻辑

|

发布时间：2020-05-16

数字电路中的几个基本概念

建立时间和保持时间建立时间(setuptime)是指在触发器的时钟信号上升沿到来以前.数据稳定不变的时间.如果建立时间不够.数据将不能在这个时钟上升沿被打入触发器,保持时间(hold time)是指在触发器的时钟信号上...

可编程逻辑

|

发布时间：2020-05-16

详细教学高速数字电路经典设计与仿真

前言: 高速数字系统设计成功的关键在于保持信号的完整.而影响信号完整性(即信号质量)的因素主要有传输线的长度.电阻匹配及电磁干扰.串扰等. 高速数字系统设计成功的关键在于保持信号的完整.而影响信号完...

可编程逻辑

|

数字电路

发布时间：2020-05-16

大唐电信FPGA/CPLD数字电路设计经验分享(5)

2.6.3 多级逻辑时钟当产生门控时钟的组合逻辑超过一级(即超过单个的[与"门或[或"门)时.证设计项目的可靠性变得很困难.即使样机或仿真结果没有显示出静态险象.但实际上仍然可能存在着危险.通常.我们不应该用多级...

可编程逻辑

|

发布时间：2020-05-15

学习FPGA需要注意的几个重要问题

如何学好FPGA呢.很多人很困惑.多数停留在基础位置徘徊.我就这方面问题给大家谈几点自己的看法.1. 基础问题FPGA的基础就是数字电路和HDL语言.想学好FPGA的人.建议床头都有一本数字电路的书.不管是那个版本的....

可编程逻辑

|

发布时间：2020-05-15

采用FPGA实现多项式运算

传统的DSP都基于CPU结构.是一种基于特定指令系统的处理器.但随着运算时钟越来越接近电子器件可以接受的极限.这种DSP的处理能力也在接近它的极限,另一方面随着EDA技术的发展.尤其像FPGA和CPLD器件的成熟和应用....

可编程逻辑

|

发布时间：2020-05-15

如何解决不同电压逻辑器件接口出现的一些基本问题

1 引言近年来.随着便携式数字电子产品笔记本计算机.数字式移动电话.手持式测试仪表等的迅速发展.要求使用体积小.功耗低.电池耗电小的器件.数字系统的工作电压已经从5V降至3V甚至更低(例如2.5V和1.8V标准的引...

总线

|

发布时间：2020-05-15

高速数字电路如何中抑制噪声.高频部分受封装影响

一.Pkg与PCB系统随着人们对数据处理和运算的需求越来越高.电子产品的核心-芯片的工艺尺寸越来越小.工作的频率越来越高.目前处理器的核心频率已达Ghz.数字信号更短的上升和下降时间.也带来更高的谐波分量.数字...

材料技术

|

发布时间：2020-05-15

首页上一页 16 17 18 19 20 下一页尾页

《全球精品发布会》第一期：KUMI库觅新品发布会

《全球精品发布会》第一期：KUMI库觅新品发布会

|相关标签

|热门文章

对于CMOS数字电路空闲引脚的处理

数字电路识图技巧分享

数字电路知识之数制也称计数制

数字电路中△I噪声的危害分析

PCB布局设计的具体制板流程解析