锁相环-EDA365

研发资源 > 标签 > 锁相环

采用锁相环的时间调整

图3.24给出了CADILLAC时钟相位调整电路的框图.对于大规模生产测试.可能值得构造这样的电路.对于普通的实验测试.则太麻烦了.电路将总线时钟进行N分频.然后通过一个-频率比较器把它与一个同样经过N分频的本地振...

其他资讯

|

发布时间：2020-06-22

全数字锁相环的设计及分析

1 引言锁相环是一种能使输出信号在频率和相位上与输入信号同步的电路.即系统进入锁定状态(或同步状态)后.震荡器的输出信号与系统输入信号之间相差为零.或者保持为常数.传统的锁相环各个部件都是由模拟电路...

技术百科

|

发布时间：2020-06-20

基于ADμC842的多波长计信号采集系统

1引言激光波长/频率测量仪器即波长计(wave-meter).可用来测量调谐激光器的输出波长值.或者用于测量未知激光的波长值.在光频标研究领域有着重要的作用.激光波长计基于迈克尔逊干涉原理:两束激光相互叠加.产生...

技术百科

|

发布时间：2020-06-20

一种简约整流电路的设计

整流电路是电源的重要组成部分.它可将交流电变为直流电.应用十分广泛.可控硅整流电路广泛应用于机械制造工业和冶金工业中.它不仅要求电源的技术指标高.还要求体积小.重量轻.可靠性高.如果采用可控硅(SCR)作...

技术百科

|

发布时间：2020-06-20

多锁相环和扩频时钟在数字娱乐设备中的设计应

随着集成技术的不断发展.基于锁相环(PLL)的硅芯片时序解决方案的应用越来越普遍.为那些需要多种频率的设计方案提供了更洁净.更稳定的时钟选择方案.本文的目的在于详细论述采用硅芯片时序解决方案来解决时序设...

技术百科

|

发布时间：2020-06-19

LM3S1138入门7.PLL(锁相环)设置系统时钟

程序运行后.先设置LDO电压为2.75V.要点是:必须首先设置LDO电压为2.75V.切记!然后配置PLL输出为50MHz.作为系统时钟.采用PLL后.CPU运行速度大大加快.但功耗也会明显增大.因此在低功耗应用场合要限制PLL的使...

单片机程序设计

|

发布时间：2020-06-19

京微雅格率先推出国内首款低功耗FPGA芯片CME-HR(黄河)系列

最近几年.随着便携式产品及物联网的兴起.在发展迅速的消费类电子市场中新公司及各式新产品如雨后春笋般蓬勃发展.这些新产品不但功能越来越丰富.而且更新速度更快.例如智能手机.平板电脑.平面显示器.便携式媒...

技术百科

|

发布时间：2020-06-18

状态观测器:理论依据:根据控制理论.如果一个系统能够完全通过其检测到的输出值来重构其系统状态.则认为该系统是可观测的.其作用于无传感器转子的位置和速度的检测反馈.再作用到PARK变换和转矩磁链控制上.Luen...

单片机程序设计

|

发布时间：2020-06-18

新型数字锁相环实现对电压信号的无差跟踪

为获得PWM整流器的控制信号.需要利用网侧电压的相位进行坐标变换.但是在三相电网电压频率偏移时.普通锁相环存在响应速度慢.锁相精度差等缺点.本文基于坐标变换理论.提出一种通过电压矢量变换的数字信号锁相环...

技术百科

|

发布时间：2020-06-17

系统时钟源的比较及高性能PLL的趋势

在所有电子系统中.时钟相当于心脏.时钟的性能和稳定性直接决定着整个系统的性能.典型的系统时序时钟信号的产生和分配包含多种功能.如振荡器源.转换至标准逻辑电平的部件以及时钟分配网络.这些功能可以由元器件...

技术百科

|

发布时间：2020-06-17

首页上一页 4 5 6 7 8 9 10 下一页尾页

探索光电未来！CIOE中国光博会参观登记已开启，限时免费获取全套会刊

探索光电未来！CIOE中国光博会参观登记已开启，限时免费获取全套会刊

|相关标签

|热门文章

基于MC145152-2芯片的频率合成器的设计

PLL回路滤波器设计的调整指南

如何在不损害寄生性能的情况下，实现超快频率切换

浅谈PLL锁定的检测方法和模拟检测的用意

基于ADμC842的多波长计信号采集系统