FPGA-EDA365

研发资源 > 标签 > FPGA

FPGA全局时钟和第二全局时钟资源的使用方法

目前,大型设计一般推荐使用同步时序电路.同步时序电路基于时钟触发沿设计,对时钟的周期.占空比.延时和抖动提出了更高的要求.为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达...

嵌入式开发

|

发布时间：2020-06-13

FPGA入门基础与项目实践.拿下FPGA.轻松简单!

着眼于目前发展火热的FPGA技术.它需要工程师们熟练地掌握设计工具.深刻理解FPGA的内在结构及灵活运用设计语言.从而能够有效地完成复杂的设计任务.在此总结了FPGA基础教程与项目实践.希望各位网友看后能举一反三...

嵌入式开发

|

发布时间：2020-06-13

H.264中二进制化编码器的FPGA实现

1 引言随着数字电视及视频会议的发展以及应用.H．264由于其更高的压缩比.更好的图像质量和良好的网络适应性而备受关注.基于上下文的自适应二进制算术编码(CABAC)则作为H．264编码器系统的最后一环.对整个编码性...

嵌入式开发

|

发布时间：2020-06-13

FPGA可测性设计的[大数据"原理

当下.最火的学问莫过于[大数据".大数据的核心思想就是通过科学统计.实现对于社会.企业.个人的看似无规律可循的行为进行更深入和直观的了解.FPGA的可测性也可以对FPGA内部[小数据"的统计查询.来实现...

嵌入式开发

|

发布时间：2020-06-13

全新的 WEBENCH FPGA 电源系统架构设计工具

美国国家半导体公司(National Semiconductor Corporation)(美国纽约证券交易所上市代码:NSM)宣布推出WEBENCH® FPGA Power Architect 电源系统架构设计工具.它是业界首款可在几分钟内仿真及优化FPGA电源系统的...

技术百科

|

发布时间：2020-06-13

FPGA实战开发技巧(7)

技巧1.XST 主要参考资料:XST User Guide (ISE 安装目录doc 中的xst.pdf)技巧2. 辅助参考资料:WP231 - HDL Coding PracTIces to Accelerate Design Performance技巧3.特别注意之一:请给XST 加时序约束. 通常我...

嵌入式开发

|

发布时间：2020-06-13

FPGA实战开发技巧(6)

5.3.3.2 提高时序性能的手段时序性能是FPGA设计最重要的指标之一.造成时序性能差的根本原因有很多.但其直接原因可分为三类:布局较差.逻辑级数过多以及信号扇出过高.下面通过时序分析实例来定位原因并给出相应的...

嵌入式开发

|

发布时间：2020-06-13

FPGA实战开发技巧(5)

一般来讲.添加约束的原则为先附加全局约束.再补充局部约束.而且局部约束比较宽松.其目的是在可能的地方尽量放松约束.提高布线成功概率.减少ISE 布局布线时间.典型的全局约束包括周期约束和偏移约束.在添加全...

嵌入式开发

|

发布时间：2020-06-13

FPGA实战开发技巧(4)

5.3.2 基于ISE的仿真在代码编写完毕后.需要借助于测试平台来验证所设计的模块是否满足要求.ISE 提供了两种测试平台的建立方法.一种是使用HDL Bencher 的图形化波形编辑功能编写.另一种就是利用HDL 语言.相对于...

嵌入式开发

|

FPGA
ISE

发布时间：2020-06-13

FPGA实战开发技巧(3)

5.3.1 综合工具XST的使用所谓综合.就是将HDL语言.原理图等设计输入翻译成由与.或.非门和RAM.触发器等基本逻辑单元的逻辑连接( 网表).并根据目标和要求( 约束条件) 优化所生成的逻辑连接.生成EDF 文件.XST 内...

嵌入式开发

|

FPGA
赛灵思

发布时间：2020-06-13

首页上一页 316 317 318 319 320 321 322 下一页尾页

从依赖进口到自主创新：AI 电子设计系统如何重塑 EDA 全流程

从依赖进口到自主创新：AI 电子设计系统如何重塑 EDA 全流程

|相关标签

|热门文章

何绪金：如何应用HLS技术加速FPGA逻辑开发

基于FPGA的高频率ADC的实现

基于FPGA的手机控制智能密码锁的设计与实现

Achronix和BittWare推出采用Speedster7t系列FPGA的加速卡

专注于AI核心算法及专用芯片，“深思考”想用IDeepWise打造人工智能机器大脑