HDL-EDA365

研发资源 > 标签 > HDL

HDL仿真器基于事件的仿真算法

目前.HDL仿真器主要有三种实现算法(机制):基于时间的算法(Time-Based).基于事件的算法(Event-Based.EBS)和基于周期的算法(Cycle-Based.CBS)...

嵌入式开发

|

仿真器
HDL

发布时间：2024-08-28

Verilog HDL结构化描述形式

在Verilog HDL中可使用如下方式描述结构:1) 内置门原语(在门级),2) 开关级原语(在晶体管级),3) 用户定义的原语(在门级),4) 模块实例 (创建层次结构).通过使用线网来相互连接.下面的结构描述形式使用内置门原语...

技术百科

|

电路
HDL

发布时间：2023-04-21

HDL与PLD/FPGA参考书籍

VHDL入门与应用陈雪松滕立中人民邮电出版社 2000.12 ISBN7-115-08950-7/TP.1943 RMB32.00 基本概念清楚.结合实例讲解.易于理解.适合初学者阅读.书中还介绍了MaxplusII和Quartus软件.用VHDL设计电子线路乔长...

技术百科

|

HDL
PLD/FPGA

发布时间：2023-04-20

干货|FPGA设计的八个重要知识点.你是一名合格的工程师吗?

这里的面积指一个设计消耗 FPGA/CPLD 的逻辑资源的数量.对于 FPGA 可以用消耗的 FF(触发器)和 LUT(查找表)来衡量.更一般的衡量方式可以用设计所占的等价逻辑门数....

EDA

|

发布时间：2023-01-10

Verilog HDL寄存器类型表示

有5种不同的寄存器类型.regintegertimerealrealtime1. reg寄存器类型寄存器数据类型reg是最常见的数据类型.reg类型使用保留字reg加以说明.形式如下:reg [ msb: lsb] reg1, reg2, . . . regN;msb和lsb 定义了范围...

技术百科

|

寄存器
HDL

发布时间：2022-03-24

Verilog HDL数据流描述方式

用数据流描述方式对一个设计建模的最基本的机制就是使用连续赋值语句.在连续赋值语句中.某个值被指派给线网变量. 连续赋值语句的语法为:assign [delay] LHS_net = RHS_ expression;右边表达式使用的操作数无论何...

技术百科

|

HDL
数据流

发布时间：2022-03-23

Verilog HDL源程序库

在熟悉了Verilog HDL语法之后.使用Verilog HDL设计FPGA遇到的最大困难可能就是不知如何用Verilog HDL的语句去描述想要实现的电路功能.要克服这一困难.除了提高数字电路设计功底之外.很重要的一点就是要学习他人...

技术百科

|

源程序
HDL

发布时间：2022-03-23

HDL前端输入与系统管理软件

这类软件主要是帮助用户完成HDL文本的编辑和输入工作.提高输入效率.并不是必须的.更多人更习惯使用集成开发软件或者综合/仿真工具中自带的文本编辑器.甚至可以直接使用普通文本编辑器.UltraEdit一个使用广泛的...

技术百科

|

编辑器
HDL

发布时间：2021-08-06

HDL模块指南

模块是Verilog 的基本描述单位.用于描述某个设计的功能或结构及其与其他模块通信的外部端口.一个设计的结构可使用开关级原语.门级原语和用户定义的原语方式描述; 设计的数据流行为使用连续赋值语句进行描述; 时序...

技术百科

|

模块
HDL

发布时间：2021-08-03

新手福音:概述学习FPGA的一些常见误区

1.不熟悉FPGA的内部结构.不了解可编程逻辑器件的基本原理. FPGA为什么是可以编程的?恐怕很多菜鸟不知道.他们也不想知道.因为他们觉得这是无关紧要的.他们潜意识的认为可编程嘛.肯定就是像写软件一样啦....

可编程逻辑

|

发布时间：2021-05-28

1 2 3 4 下一页尾页

国产PCIe Retimer芯片！破解高速传输信号完整性难题

国产PCIe Retimer芯片！破解高速传输信号完整性难题

|相关标签

|热门文章

Verilog HDL源程序库

异步与同步清零Verilog hdl表达程序

FPGA的开发流程和物理含义和实现目标详解

16位微控制器的设计与实现

Verilog HDL阻塞属性探究及其应用