IP核-EDA365

研发资源 > 标签 > IP核

基于Avalon-ST接口帧读取IP核的设计和应用

可编程片上系统SoPC将软核处理器Nios II.存储器.I/O等IP核集成到单片FPGA上.它同时具有软件和硬件所固有的特点.利用SoPC Builder将自定义的IP核加入到Nios II系统中.充分发挥IP核的可移植性.复用性.提高产品...

嵌入式开发

|

发布时间：2020-07-06

码长可变.纠错能力可调的RS码编码器设计

引言数字信号在传输过程中可能受到各种干扰及信道传输特性不理想的影响而使信号发生错误, 从而接收到错误的信息.为了实现数字系统在传输过程中的可靠性, 几乎所有的现代通信系统都把纠错编码作为一个基本组成部分....

嵌入式开发

|

发布时间：2020-07-06

如何实现IP核心网的QoS

NGN作为一个面向未来网络业务应用.基于分组平台可以同时提供语音.数据.多媒体等综合业务的系统.成为各大运营商以及设备提供商关注的焦点. 在影响NGN运营模式和运营收益的各种关键因素中.IPQoS特别是核心网的IP...

嵌入式开发

|

IP核

发布时间：2020-07-06

如何仿真IP核

IP核生成文件:(Xilinx/Altera 同)IP核生成器生成 ip 后有两个文件对我们比较有用.假设生成了一个 asyn_fifo 的核.则asyn_fifo.veo 给出了例化该核方式(或者在 Edit->Language Template->COREGEN 中找到verilo...

嵌入式开发

|

IP核

发布时间：2020-07-06

基于51单片机IP核的FPGA实现与应用

1 引言长期以来.单片机以其性价比高.体积小.功能灵活等方面的独特优点被广泛应用.但受其内部资源的限制.单片机需要在片外扩展相关资源.为了达到处理速度和控制灵活性方面的需求.采用微控制器和可编程逻辑器件...

嵌入式开发

|

发布时间：2020-07-06

JPEG编码器IP核性能优化解决方案

6月19日.半导体IP供应商CAST公司宣布对其提供的JPEG编码器IP核进行功能及性能优化.系统设计师现在有两个速率控制选项可以选择.用于调试JPEG压缩功能的特定应用程序:·有限缓冲.基于模块的速率控制可为缓冲和传输...

模拟电路设计

|

发布时间：2020-07-02

MC8051 IP核基本结构及原理

MC8051是与MCS一5l系列微处理器指令集完全兼容的8位嵌入式微处理器.通过芯核重用技术.可广泛应用在一些面积要求比较苛刻.而对速度要求不是很高的片上系统中.1MC8051功能特点采用完全同步设计:指令集和标准8051...

模拟电路设计

|

发布时间：2020-07-02

基于快速傅里叶IP核的数字脉压处理器的实现

引言脉冲压缩体制在现代雷达中被广泛采用.通过发射宽脉冲来提高发射的平均功率.保证足够的作用距离,接收时则采用相应的脉冲压缩算法获得脉宽较窄的脉冲.以提高距离分辨力.从而能够很好地解决作用距离和距离分辨...

模拟电路设计

|

发布时间：2020-07-02

基于Wishbone总线的UART IP核的设计

随着集成电路与嵌入式技术的发展与广泛应用.许多嵌入式系统都需要进行串行通信.因此在片上嵌入式系统芯片中集成uART(通用异步接发装置)的IP核已成为一种趋势.在基于IP核复用技术的集成电路设计中.片上总线的选...

嵌入式开发

|

发布时间：2020-07-02

基于EDA软件和FPGA的IP核保护技术

1 引言随着电路规模不断扩大.以及竞争带来的上市时间的压力.越来越多的电路设计者开始利用设计良好的.经反复验证的电路功能模块来加快设计进程.这些电路功能模块被称为IP(Intellectual Property)核.IP核由相应...

模拟电路设计

|

发布时间：2020-07-02

首页上一页 2 3 4 5 6 7 8 下一页尾页

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

|相关标签

|热门文章

基于FPGA IP核的线性调频信号脉冲压缩

Altera以太网路IP核心降低FPGA设计难度

QUARTUS II中IP核的调用方法（图文详解）

基于NiosII处理器的通用AD IP核的设计与实现

USB接口IP核关键模块的设计和验证