Xilinx-EDA365

研发资源 > 标签 > Xilinx

如何使用Xilinx中ise原语?

1.IBUFGDS输入全局时钟及DCM分频使用:IBUFGDS#(.DIFF_TERM(FALSE), // DifferenTIal TerminaTIon (Virtex-4/5, Spartan-3E/3A).IOSTANDARD(DEFAULT) // Specifies the I/O standard for this buffer)IBUFGDS_inst ...

嵌入式开发

|

发布时间：2020-06-30

总结LX110T的板子上跑demo的时候遇到的一些错误的解决办法

前一段时间在玩xilinx送我在跑XUPV5-LX110T.首先跑xilinx给出的XUPV5-LX110T的demo设计.结果发现遇到了一些错误但是自己在网上发现很少有答案.就把自己的一些总结贴出来:(1)xupv5_bsb_std_ip时出现了问题.其错...

嵌入式开发

|

发布时间：2020-06-30

基于Xilinx FPGA的数字频域干扰抵消器

一.项目背景直放站在现代通信系统中是必不可少的.但是如果直放站的收发天线隔离度不够.整机增益偏大时.输出信号经延时后反馈到输入端.会使直放站输出信号发生严重失真产生自激.在无线通信系统中的同频直放站中...

嵌入式开发

|

发布时间：2020-06-29

基于点判决域的多模盲均衡算法及其FPGA实现

摘要:恒模算法无法克服信号的相位失真问题.且稳态误差大,修正恒模算法可以恢复信号相位.但均衡器收敛后.稳态误差依然很大.针对这一问题.提出一种基于点域判决的多模盲均衡算法.算法利用信号的判决值.在不...

嵌入式开发

|

发布时间：2020-06-29

基于并行相关的实时时差估计器设计与实现

摘要:从相关时差估计的基本原理出发.提出了一种并行时域相关结构.基于这种并行结构设计实现了一种简单高效的时差估计器.与传统频域相关时差估计器相比.这种时差估计器的主要优点是提高了运算效率.运算周期大...

嵌入式开发

|

发布时间：2020-06-29

FAE讲堂:提升创造力的数字设计工具 FPGA Editor

工程师在设计过程中.经常需要一定的创造力(你不妨称之为数字管道胶带)才能够保证设计的顺利完成.过去8年时间里.我曾经目睹许多优秀工程师利用这一方法出色地完成了许多工作.而他们采用的最主要工具就是FPGAEdito...

嵌入式开发

|

发布时间：2020-06-29

FAE讲堂:如何加快处理器的正弦计算

有很多种算法可对单精度浮点数字的正弦值进行计算.但添加硬件加速器是功能最为强大的方法之一.之所以得出这一结论.是因为客户的应用要求使用此类正弦计算.而我们又针对能够提供良好.快速且高效的解决方案进行了...

嵌入式开发

|

发布时间：2020-06-29

FAE讲堂:利用赛灵思FGPA实现降采样FIR滤波器

过去半年有几位客户请我帮助他们设计和实现数字下变频器所用的降采样(即[抽取")滤波器.这种滤波器在软件无线电与数据采集类应用中都很常见.这项工作即便对于经验丰富的设计师也不是一件小事.事实上.仅仅算出在FG...

嵌入式开发

|

发布时间：2020-06-29

为什么嵌入式开发人员要使用FPGA?

在一个领域中.如果唯一不变的是变化.那么不需要对电子技术和设计方法的发展变化做多少回顾.就能见证到变化是如何使设计工程师能够创建出下一代创新产品.微处理器得到大规模应用后.价廉物美的新技术为基于软件的...

嵌入式开发

|

发布时间：2020-06-29

基于FPGA雷达成像方位脉冲压缩系统的设计

合成孔径雷达成像算法中较为成熟和应用广泛的算法主要有距离-多普勒(R-D)算法和线性调频变标(CS)算法.R-D算法复杂度相对较低.运算比较简单.虽然其成像质量并不高.但是相比对稳定性.存储空间.功耗与实时性要求...

嵌入式开发

|

FPGA
Xilinx

发布时间：2020-06-29

首页上一页 7 8 9 10 11 12 13 下一页尾页

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

|相关标签

|热门文章

基于Xilinx Artix的强悍传输能力

Xilinx滤波器IP核的延时问题

Xilinx发布射频级模拟技术！

生成有效的板支持包

搭建Xilinx FPGA开发环境的方法