pll-EDA365

研发资源 > 标签 > pll

pll环路滤波器是什么意思

环路滤波器具有低通特性,它可以起到图1-5(a)中低通滤波器的作用,更重要的是它对环路参数调整起着决定性的作用.环路滤波器是一个线性电路,在时域分*析中可用一个传输算子F(p)来表示,其中p(≡d／dt)是微分算子,在频*...

技术百科

|

发布时间：2020-06-15

PLL电路设计原理及制作

在通信机等所使用的振荡电路.其所要求的频率范围要广.且频率的稳定度要高.无论多好的LC振荡电路.其频率的稳定度.都无法与晶体振荡电路比较.但是.晶体振荡器除了可以使用数字电路分频以外.其频率几乎无法改变...

技术百科

|

pll
时间常数

发布时间：2020-06-15

PLL和DLL:都是锁相环.区别在哪里?

一般在altera公司的产品上出现PLL的多.而xilinux公司的产品则更多的是DLL.开始本人也以为是两个公司的不同说法而已.后来在论坛上见到有人在问两者的不同.细看下.原来真是两个不一样的家伙.DLL是基于数字抽样方...

嵌入式开发

|

发布时间：2020-06-15

FPGA学习:PLL分频计数的LED闪烁实例

如图8.17所示.本实例将用到FPGA内部的PLL资源.输入FPGA引脚上的25MHz时钟.配置PLL使其输出4路分别为12.5MHz.25MHz.50MHz和100MHz的时钟信号.这4路时钟信号又分别驱动4个不同位宽的计数器不停的计数...

嵌入式开发

|

FPGA
pll

发布时间：2020-06-13

自动反馈调节时钟恢复电路设计

0 引言信息技术的迅猛发展使得人们对数据传输交换的速度要求越来越高.因此.各种高速接口总线规范应运而生.从USBl．1到USB3．0.从PATA到SATA.从PCI总线到PCI―Express.其接口总线速度也由最初的Kbyte发展到现在...

嵌入式开发

|

发布时间：2020-06-13

基于DDS+PLL高性能频率合成器的设计与实现

频率合成器是决定电子系统性能的关键设备.随着通信.数字电视.卫星定位.航空航天.雷达和电子对抗等技术的发展.对频率合成器提出了越来越高的要求.频率合成理论自20世纪30年代提出以来.已取得了迅速的发展.逐...

单片机程序设计

|

发布时间：2020-06-12

与石英晶体振荡器等效的频率稳定的1~399KHZ PLL合

与石英晶体振荡器等效的频率稳定的1~399KHZ PLL合成振荡电路电路的功能如果要求振荡频率准确.稳定度好.采用石英晶体振荡器作本振的PLL合成振荡电路是比较合适的.但本电路采用了C-MOS型的PLL IC(4046).VCO输出...

技术百科

|

发布时间：2020-06-12

PLL+VCO集成电压控制振荡器的锁相环技术应用

新兴的PLL + VCO (集成电压控制振荡器的锁相环)技术能够针对蜂窝/4G.微波无线电防务等应用快速开发低相位噪声频率合成器.ADI集成频综产品的频率覆盖为25 MHz到13.6 GHz. 蜂窝/4G.微波无线电.测试设备和防务子...

电源硬件技术

|

pll
vco

发布时间：2020-06-10

PLL-VCO设计及制作第一部分

在此说明以晶体振荡器做为基准振荡器.将其与VCO以及PLL电路组合成为信号产生器的情形也被称为频率合成器.此一PLL-VCO电路的设计规格如表l所示.振荡频率范围为40M~60MHz内的10MHz宽.每一频率阶段(step)宽幅为10kH...

技术百科

|

pll
vco

发布时间：2020-06-09

AD9779A的寄存器配置及PLL频带优化

随着科学技术的发展.通信.测量等各个领域对信号源的要求越来越高.高速任意波形发生器成为市场的热点.高速DAC作为任意波形发生器的关键部分.其性能对高速信号有着极大的影响.AD9779A是目前国内能买到的性能较高...

单片机程序设计

|

发布时间：2020-06-08

首页上一页 7 8 9 10 11 12 13 下一页尾页

万企云聘| 00后专属赛博招聘趴！

万企云聘| 00后专属赛博招聘趴！

|相关标签

|热门文章

基于DDS驱动PLL结构的宽带频率合成器设计

时钟电路-计算机的心脏

PLL-VCO设计及制作第一部分

利用低噪声LDO 调节器 ADP150 为ADF4350 PLL 和VCO 供电，以降低相位噪声

利用PLL清除无线链路中的时钟信号