pll-EDA365

研发资源 > 标签 > pll

基于CSMC工艺的零延时缓冲器的PLL设计

1 引言本文在传统锁相环结构的基础上进行改进.设计了一款用于多路输出时钟缓冲器中的锁相环.其主要结构包括分频器.鉴频鉴相器(PFD).电荷泵.环路滤波器和压控振荡器(VCO).在鉴相器前采用预分频结构减小时钟信...

模拟电路设计

|

发布时间：2020-07-02

PLL电路设计原理及制作

在通信机等所使用的振荡电路.其所要求的频率范围要广.且频率的稳定度要高.无论多好的LC振荡电路.其频率的稳定度.都无法与晶体振荡电路比较.但是.晶体振荡器除了可以使用数字电路分频以外.其频率几乎无法改变...

模拟电路设计

|

发布时间：2020-07-02

PLL电路设计原理

在通信机等所使用的振荡电路.其所要求的频率范围要广.且频率的稳定度要高.无论多好的LC振荡电路.其频率的稳定度.都无法与晶体振荡电路比较.但是.晶体振荡器除了可以使用数字电路分频以外.其频率几乎无法改变...

模拟电路设计

|

发布时间：2020-07-02

利用可编程振荡器增强FPGA应用

当今复杂的FPGA含有众多用于实现各种电路与系统的功能块.诸如逻辑阵列.存储器.DSP 模块.处理器.用于时序生成的锁相环 (PLL) 和延迟锁定环 (DLL).标准I/O.高速数字收发器以及并行接口(PCI.DDR 等).这...

嵌入式开发

|

发布时间：2020-07-01

用三只IC建立一个数字PLL

本设计思想中的简单电路给出了一个传统模拟锁相环的基础特性.但电路中除了基准振荡器以外.没有其它的模拟元件.虽然其它可用的数字PLL.包括那些采用加/减计数器的数字PLL.但本文这个更简单也更灵活.此电路最早...

模拟电路设计

|

pll
数字

发布时间：2020-07-01

宽带低误差矢量幅度(EVM)直接变频发射机原理图

电路功能与优势本电路为宽带直接变频发射机模拟部分的完整实现方案(模拟基带输入.RF输出).通过使用锁相环(PLL)和宽带集成电压控制振荡器(VCO).本电路支持500 MHz至4.4 GHz范围内的RF频率.对来自PLL本振(L...

嵌入式开发

|

发布时间：2020-06-30

TI推出可编程PLL时钟合成器

TI(德州仪器)推出1.8V可编程VCX01-PLL时钟合成器,CDCE913和CDCEL913均为基于PLL模块的.低成本.高性能的可编程时钟合成器.可以在单输入频率的不同频率下生成多达三个输出时钟.每一个输出均可以进行系统内编程....

DSP系统

|

TI
pll

发布时间：2020-06-30

基于DDS+PLL技术的频率合成器的设计

摘要:介绍了一种频率合成技术的设计与实现.基于DDS与PLL的技术产生高频信号频率.该频率合成器由高性能DDS芯片AD9852与锁相环芯片ADF4360-7构成.该方案控制简单.编程灵活.可靠性高.且产生的信号具有输出频率高...

嵌入式开发

|

发布时间：2020-06-30

ADI 推出新型微波 PLL 频率合成器

北京2011年10月28日电 /美通社亚洲/ -- Analog Devices, Inc. (ADI).全球领先的高性能信号处理解决方案供应商和 RF IC 领先者.最近推出一款 PLL(锁相环)频率合成器 ADF41020.它可以用在无线接收机和发射机的上...

分离器件设计

|

发布时间：2020-06-29

模拟锁相环电路锁定检测问题解答1.PLL锁定有那些检测方法.它们特点是什么?一种是最为简单的数字检测.它利用输入参考的分频信号与VCO反馈的分频信号.在PFD里鉴相的结果.通过连续结果时钟周期检测到鉴相的脉宽小于...

模拟电路设计

|

发布时间：2020-06-29

首页上一页 3 4 5 6 7 8 9 下一页尾页

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

|相关标签

|热门文章

ARM的pll

IC时钟分配系统中的锁相环

双环路时钟发生器可清除抖动并提供多个高频输出

反孤岛和智能电网保护

PLL电路设计原理及制作