pll-EDA365

研发资源 > 标签 > pll

PLL陷波滤波器可以用于阻拦不需要的频率

经常有要阻挡某些频率信号的情况.其中最常见的是50Hz或60Hz的电力线工频.图1中的PLL陷波滤波器可以用于阻拦不需要的频率.IC1 LM567C是一只音调解码器.C1.R1A和R1B等元件决定了IC1探测的频率F:F=1/[C1(R1A+R1B)...

集成电路

|

发布时间：2020-06-22

LPC2103之PLL寄存器

LPC2103之PLL寄存器 /*****************************************************************// PLL操作相关的寄存器*****************************************************************/ #define PLLCON ...

单片机程序设计

|

发布时间：2020-06-22

采用PLL(锁相环)IC的频率N(1~10)倍增电路

电路的功能很多电路都要求把频率准确地倍增.使用PLL电路可很容易组成满足这种要求的电路.例如主振频率为1KHZ.若使用倍增器内插10个脉冲.可变成10KHZ的脉冲信号.在VCO中.即使主振频率发生变化.也能获得跟踪主...

其他资讯

|

发布时间：2020-06-22

基于DDS+PLL高性能频率合成器的设计与实现

摘要:结合DDS+PLL技术.采用DDS芯片AD9851和集成锁相芯片ADF4113完成了GSM 1 800 MHz系统中高性能频率合成器的设计与实现.详细介绍系统中核心芯片的性能.结构及使用方法.并运用ADS和ADISimPLL软件对设计方案进行...

嵌入式开发

|

发布时间：2020-06-22

DDS+PLL高性能频率合成器的设计与实现

摘要:结合DDS+PLL技术.采用DDS芯片AD9851和集成锁相芯片ADF4113完成了GSM 1 800 MHz系统中高性能频率合成器的设计与实现.详细介绍系统中核心芯片的性能.结构及使用方法.并运用ADS和ADISimPLL软件对设计方案进行...

嵌入式开发

|

发布时间：2020-06-20

SAM4E单片机之旅--10.UART与MCK之PLL

为使用更更高的波特率.则需要更更高的外设时钟的频率.这个时候就需要用到锁相环(PLL)了.锁相环可以对输入的时钟进行分频.升频后进行输出.MCK可以使用的锁相环为PLLA.而PLLA的输入时钟为MAINCK.本节将配置MC...

技术百科

|

发布时间：2020-06-20

时钟电路-计算机的心脏

所有的数字电路都需要依靠时钟信号来使组件的运作同步.每单位时间内电路可运作的次数取决于时钟的频率.因此时钟运作的频率即被大家视为系统运作的性能指针.主机板时钟电路的需求熟悉硬件的读者应该都知道.主机板...

技术百科

|

发布时间：2020-06-19

基于DDS驱动PLL结构的宽带频率合成器设计

结合数字式频率合成器(DDs)和集成锁相环(PLL)各自的优点.研制并设计了以DDS芯片AD9954和集成锁相芯片ADF4113构成的高分辨率.低杂散.宽频段频率合成器.并对该频率合成器进行了分析和仿真.从仿真和测试结果看....

嵌入式开发

|

dds
pll

发布时间：2020-06-19

采用PLL(锁相环)IC的频率N(1~10)倍增电路

电路的功能很多电路都要求把频率准确地倍增.使用PLL电路可很容易组成满足这种要求的电路.例如主振频率为1KHZ.若使用倍增器内插10个脉冲.可变成10KHZ的脉冲信号.在VCO中.即使主振频率发生变化.也能获得跟踪主...

技术百科

|

pll
计数器

发布时间：2020-06-19

LM3S1138入门7.PLL(锁相环)设置系统时钟

程序运行后.先设置LDO电压为2.75V.要点是:必须首先设置LDO电压为2.75V.切记!然后配置PLL输出为50MHz.作为系统时钟.采用PLL后.CPU运行速度大大加快.但功耗也会明显增大.因此在低功耗应用场合要限制PLL的使...

单片机程序设计

|

发布时间：2020-06-19

首页上一页 5 6 7 8 9 10 11 下一页尾页

万企云聘| 00后专属赛博招聘趴！

万企云聘| 00后专属赛博招聘趴！

|相关标签

|热门文章

满足高性能和功效要求的单芯片CCM PFC及LLC组合控制器

Vivado中PLL开发调用IP的方法

采用PLL（锁相环）IC的频率N（1~10）倍增电路

与石英晶体振荡器等效的频率稳定的1~399KHZ PLL合

STM32外部晶振8M更改为25M