verilog-EDA365

研发资源 > 标签 > verilog

深入分析verilog阻塞和非阻塞赋值

原文链接:学verilog一个月了.在开发板上面写了很多代码.但是始终对一些问题理解的不够透彻.这里我们来写几个例子仿真出阻塞和非阻塞的区别.我们先上代码module LED ( CLK, RSTn, scan, flag , c, ,one,two,thre...

嵌入式开发

|

发布时间：2020-07-01

基于verilog的FPGA编程经验总结

用了半个多月的ISE.几乎全是自学起来的.碰到了很多很多让人DT好久的小问题.百度也百不到.后来还是都解决了.为了尽量方便以后的刚学ISE的童鞋不再因为一些小问题而纠结.把这几天的经验总结了一下.好了.废话不...

嵌入式开发

|

FPGA
verilog

发布时间：2020-07-01

写verilog代码要有硬件的概念

因为Verilog是一种硬件描述语言.所以在写Verilog语言时.首先要有所要写的module在硬件上如何实现的概念.而不是去想编译器如何去解释这个module. 比如在决定是否使用reg定义时.要问问自己物理上是不是真正存在这...

嵌入式开发

|

FPGA
verilog

发布时间：2020-07-01

基于Verilog硬件描述语言的AES密码算法实现

0 引言密码模块是安全保密系统的重要组成部分.其核心任务就是加/解密数据.目前.分组密码算法AES以其高效率.低开销.实现简单等特点被广泛应用于密码模块的研制.随着计算机信息技术和超大规模集成电路技术的成熟...

嵌入式开发

|

发布时间：2020-07-01

基于Verilog简易UART的FPGA/CPLD实现

目标:在xo640上实现一个简单的Uart.能够解析串口数据.并在寄存器中存储.用FIFO实现数据的传递.那么后期可以通过开发板上的串口经CPLD访问各种数据.比如PC=CPLD=EEPROM等等.极大方便后期的开发和调试.测试平...

嵌入式开发

|

发布时间：2020-07-01

Verilog代码命名六大黄金规则

关于Verilog代码中命名的六大黄金规则.1. 系统级信号的命名.系统级信号指复位信号.置位信号.时钟信号等需要输送到各个模块的全局信号,系统信号以字符串Sys开头.2. 低电平有效的信号后一律加下划线和字母n.如...

嵌入式开发

|

发布时间：2020-06-30

Verilog按键消抖的理解

按键在按下时会产生抖动.释放时也会产生抖动.所以在设计键盘扫描程序时必须考虑按键的消抖.我们一般只考虑按下时的抖动.而放弃对释放时抖动的消抖.抖动时间一般为20ms左右.按下的最终结果是低电平.在单片机设...

嵌入式开发

|

发布时间：2020-06-30

博客园正式支持Verilog语法着色功能

以前在贴Verilog代码时.都只能挑C++或者C#的语法着色.但两者的主题词毕竟不太一样.透过dudu的帮助.我将Verilog2001年的主题词加上了.现在博客园也能漂亮的显示Verilog代码了!!介绍以下是个典型的Verilog代码....

嵌入式开发

|

发布时间：2020-06-29

Verilog HDL阻塞属性探究及其应用

VerilogHDL中.有两种过程赋值方式.即阻塞赋值(blocking)和非阻塞赋值(nonblocking).阻塞赋值执行时.RHS(right hand statement)估值与更新LHS(left hand statement)值一次执行完成.计算完毕.立即更新.在执行时...

模拟电路设计

|

发布时间：2020-06-29

PLD/FPGA硬件语言设计verilog HDL

HDL概述随着EDA技术的发展.使用硬件语言设计PLD/FPGA成为一种趋势.目前最主要的硬件描述语言是VHDL和verilogHDL及System Verilog. VHDL发展的较早.语法严格;而Verilog HDL是在C语言的基础上发展起来的一种硬件描...

嵌入式开发

|

发布时间：2020-06-28

首页上一页 2 3 4 5 6 7 8 下一页尾页

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

|相关标签

|热门文章

基于FPGA和硬件描述语言Verilog的液晶显示控制器的设计

SystemVerilog语言简介(二)

基于Verilog的顺序状态逻辑FSM的设计与仿真

FPGA开发与学习连载4

选择VHDL或者verilog HDL还是System Verilog？