2008年6月17日～20日于夏威夷举行的VLSI（超大规模集成电路）技术研讨大会充分证明了半导体工艺和设计之间是相互依存的。该会议将两天都用于讨论从制程、器件和电路到系统级设计、应用的相关事项。

　　体现融合趋势的论文

　　在三篇论文中，Sematech半导体联盟专家详述了扩展CMOS逻辑的新技术，同时描述了当前半导体技术如何能够从未来需求扩大、性能不断提升中受益。

　　Sematech新兴技术副总裁Raj Jammy说：“我们的目标是为不断发展的半导体技术提供创新、实用的解决方案，这些方案能够容易地与真实世界制造环境融合。”

　　这篇论文探讨了前沿研究领域如高k/金属栅极（HKMG) 材料、平面及非平面CMOS技术。同时专家透露了一种能够使得小于1纳米的EOT(等效氧化物厚度）表现出22纳米结点上的SiGe PFET（硅锗沟道场效应晶体管）的性能。

　　同时，IBM研究员推出一种45nm、6个晶体管L1和L2缓存的（SRAM）静态随机存储芯片组原型，其能够使SRAM单元的运行速度超过6.5GHz。这是继2007年在东京举行的VLSI会议上IBM所展示技术的又一进步，那时是一个8晶体管器件运行在6GHz。

　　IBM Watson研究中心的研究员Rajiv Joshi说：“研究结果表明一个六晶体管器件是可能实现高性能的，前提是保持所有功能，同时利用一些新的可以提高写入、稳定和读写分析的装置。这也意味着比起以前的6晶体管设计其可以更准确地测量内部单元的运行速度。”

　　此外， 一种最新基于蒙特卡罗法的超快统计分析被用来设计SRAM（静态随机存储器）的电路和阵列。其所使用的算法和方法提高了蒙特卡罗法的分析。该技术已成功运用到预测静态存储器生产量上。

　　节能

　　富士通实验室和富士通微电子有限公司最近开发了一种新的电路技术，其能够在1微秒内快速实现电源从关闭到工作的状态变化。这将能够延长“关断”时间或睡眠时间，从而减少了芯片的漏电流，使高度集成的芯片消耗较少功率。

　　据富士通研究人员称，富士通在一个90纳米工艺、拥有2百万门的双核处理器上对该技术进行了测试。所得到的恢复时间为240纳秒和电源供应噪声为2.5毫伏，而现存技术为20毫伏，减少了87.5%。

　　同时，该研讨会还展示了美国密西根大学研究的微芯片，与目前市场产品相比，其可将工作功耗降低10倍，更可将睡眠模式的功耗减小3万倍。

　　Phoenix处理器面向基于传感器的设备，如医疗植入设备、环境监测和监视设备。该芯片在休眠模式仅消耗30皮瓦。Phoenix处理器的大小与薄膜电池相同。

　　研究人员将Phoenix处理器放入一个生物传感器，从而监测青光眼患者的眼压。工程师设想该芯片也能分散形成一个无形的传感器网络，来监测空气、水以及运动。

　　该器件　默认为睡眠模式。美国密歇根大学电气工程与计算机科学系副教授Dennis Sylvester说：“在传感器中，睡眠模式的功率占主导地位，因此我们在最初设计时，就将高效的睡眠模式作为首要目标。而这是前所未有的。”