时序电路-EDA365

研发资源 > 标签 > 时序电路

|相关技术

FPGA的TDI-CCD时序电路的设计

发布时间：2023-10-30

摘要:为解决TDI-CCD作为遥感相机的图像传感器在使用中所面临的时序电路设计问题.文中较为详细地介绍了TDI-CCD的结构和工作原理.并根据工程项目所使用的IL-E2TDI-CCD的特性.设计了一种基于现场可编程门阵列(FPGA ...<全部>

技术百科

|

85

FPGA设计的八个重要知识点

发布时间：2021-09-15

1.面积与速度的平衡与互换这里的面积指一个设计消耗FPGA/CPLD的逻辑资源的数量.对于FPGA可以用消耗的FF(触发器)和LUT(查找表)来衡量.更一般的衡量方式可以用设计所占的等价逻辑门数.速度指设计在芯片上稳定运 ...<全部>

可编程逻辑

|

40

数字电路之时序电路

发布时间：2020-07-01

在数字电路之如雷贯耳的[逻辑电路".数字电路之数字集成电路IC之后.本文是数字电路入门3.将带来「时序电路」的讲解.及其核心部件触发器的工作原理.什么是时序电路?上期学过的「组合电路」是根据当前输 ...<全部>

嵌入式开发

|

132

基于数据选择器和D触发器的多输入时序电路

发布时间：2020-06-22

在SSI时序逻辑电路设计中.遵循的设计准则是:在保证所设计的时序逻辑电路具有正确功能的前提下.触发器的激励函数应最小化.从而简化电路结构.用卡诺图法或公式法化简触发器的激励函数.在多输入变量时相当繁琐甚 ...<全部>

嵌入式开发

|

165

一款基于门控时钟的低功耗时序电路设计

发布时间：2020-06-17

在传统设计中.所有计算机运算(算法.逻辑和存储进程)都参考时钟同步执行.时钟增加了设计中的时序电路数量.在这个电池供电设备大行其道的移动时代.为了节省每一毫瓦(mW)的功耗.厂商间展开了残酷的竞争.因此将电 ...<全部>

嵌入式开发

|

107

基于FPGA技术的RS 232接口时序电路设计

发布时间：2020-05-29

0 引言 RS 232接口是1970年由美国电子工业协会(EIA)联合贝尔系统.调制解调器厂家及计算机终端生产厂家共同制定的用于串行通信的标准.它的全名是[数据终端设备(DTE)和数据通信设备(DCE)之间串行二进制数据交换接 ...<全部>

总线

|

49

基于FPGA技术的RS232接口时序电路设计

发布时间：2020-05-29

RS 232接口是1970年由美国电子工业协会(EIA)联合贝尔系统.调制解调器厂家及计算机终端生产厂家共同制定的用于串行通信的标准.它的全名是[数据终端设备(DTE)和数据通信设备(DCE)之间串行二进制数据交换接口技术标准 ...<全部>

总线

|

153

利用CPLD芯片和数字控制技术设计的时序电路

发布时间：2020-05-22

六自由度电磁敏感定位系统作为一种新型的跟踪定位装置.可实时地确定目标的六个参数,已在机载火控系统(头盔瞄准具).精密医疗器械.单兵作战模拟训练中获得广泛应用[1.2].该跟踪系统由正弦信号发射电路.敏感信号 ...<全部>

放大器-比较器-模拟开关

|

47

组合逻辑电路原理概述及作用分析

发布时间：2020-05-22

组合逻辑电路概述:数字电路根据逻辑功能的不同特点.可以分成两大类.一类叫组合逻辑电路(简称组合电路).另一类叫做时序逻辑电路(简称时序电路).组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该 ...<全部>

放大器-比较器-模拟开关

|

126

FPGA之时序电路的理解

发布时间：2020-05-14

一. 概述时序逻辑示意图.如下图所示.数据从一个寄存器出来.经过组合逻辑到达下一个寄存器.在学习数字电路的过程中.我们都知道时序逻辑.但是大家对时序逻辑真的了解吗?(1)纯组合逻辑电路的缺点在哪?(3) ...<全部>

可编程逻辑

|

1

上一个下一个

第二十六届高交会：是时候放出些元宇宙"大招"了

第二十六届高交会：是时候放出些元宇宙"大招"了

|相关标签

|热门文章

数字电路之时序电路

基于FPGA技术的RS 232接口时序电路设计

FPGA的TDI-CCD时序电路的设计

组合逻辑电路原理概述及作用分析

一款基于门控时钟的低功耗时序电路设计