信号完整性-EDA365

研发资源 > 标签 > 信号完整性

用NI示波器测量数字信号完整性的方法解析

在许多不同的应用中.工程师经常面临验证.调试或分析数字信号行为的挑战. 数字信号是由一系列具有高频正弦分量的模拟信号所叠加而成.并形成具有区分数字值的边缘. 测量这些信号的挑战是.如果没有仔细地理解和考...

测量仪器

|

发布时间：2020-05-18

基于信号完整性分析的高速PCB设计

引言信号完整性是指电路系统中信号的质量.如果在要求的时间内.信号能够不失真地从源端传送到接收端.就称该信号是完整的.随着半导体工艺的迅猛发展.IC开关输出速度的提高.信号完整性问题(包括信号过冲与下...

可编程逻辑

|

发布时间：2020-05-16

Stratix IV GX收发器信号完整性开发套件

Altera公司(NASDAQ:ALTR)今天宣布.开始提供Stratix® IV GX版收发器信号完整性开发套件.这一全功能硬件开发平台装配了Altera® Stratix IV GX FPGA.其收发器工作速率高达8.5 Gbps.使工程师能够迅速方便地进行原型...

可编程逻辑

|

发布时间：2020-05-16

基于Cadence_Allegro的高速PCB设计信号完整性分析与仿真

信号完整性问题已成为当今高速PCB设计的一大挑战.传统的设计方法无法实现较高的一次设计成功率.急需基于EDA软件进行SI仿真辅助设计的方法以解决此问题.在此主要研究了常见反射.串扰.时序等信号完整性问题的基础...

材料技术

|

发布时间：2020-05-15

利用IBIS模型完善信号完整性计算和PCB设计

输出升降时间在整个行业中.升降时间规范的惯例是使用输出信号在 10% 和 90% 轨至轨信号之间摆动所需的时间.其一般为 0 到 DV DD .[IBIS 开放式论坛"的升时间定义相同.其获得采用是由于 CMOS 开关波形尾部较长.I...

材料技术

|

发布时间：2020-05-15

PCB信号完整性搞不定?教你高速信号跳过PCB走线的方法

每次串行数据速率提高.其都会暴露出掩盖在低速下的问题.许多这些问题是因为PCB走线.过孔和连接器中发生损耗引起的信号完整性下降而造成的.虽然信号完整性问题的解决方案有很多.但每种方案都有其自身的缺点.解...

材料技术

|

发布时间：2020-05-15

基于高速嵌入式系统的信号完整性分析

半导体工艺的进步.使芯片的集成规模越来越大.芯片的时钟频率越来越高.导致信号的上升/下降时间变短.当时钟频率超过50 MHz时.PCB的信号走线必须以传输线考虑.1 信号完整性概述信号完整性是指信号在电路中以正确...

嵌入式开发

|

发布时间：2020-05-15

高速系统信号完整性设计工具的选择策略

高速数据经过长pcb导线传输时很容易受到介质损耗的影响而发生畸变.靠传统的设计规则很难解决ghz频段面临的许多si/emi设计问题.本文介绍了通过specctraquest工具给出电路板的分层设计规则和损耗预测的方法.以及用h...

技术百科

|

发布时间：2024-11-22

影响信号完整性的7大原因.你[中枪"了哪个?

当IC输出脚为低电平时.如果此器件不是驱动器. 而是一般器件.则由于输出低电平电流太大. 远大于器件手册给出的值.输出三极管将退出饱和区.进入工作区.使输出低电平抬高很多. 1.线电阻的电压降的影响-...

RF技术

|

发布时间：2024-11-22

使用TDR.网分和建模技术获得信号完整性的技巧

信号完整性(SI)讨论的是发射机和接收机之间的路径(通道)上可能发生的信号退化的损耗及类型.在理想状况下.接收机能在瞬间收到发射机发送的信号.且信号不会发生变化.在发射机和接收机上都会采用均衡方法.以帮...

技术百科

|

发布时间：2024-11-22

首页上一页 9 10 11 12

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

|相关标签

|热门文章

能保持接口上的信号完整性的太网供电（POE）接口供电保护电路图

信号完整性常用的三种测试方法

示波器信号完整性的意义

10GBASE-T以太网信号完整性测量方案

利用IBIS模型研究信号完整性问题