时钟-EDA365

研发资源 > 标签 > 时钟

达芬奇数字媒体片上系统架构和Linux启动

达芬奇( DaVinci)数字媒体技术平台TMS320DM6446/3采用了ARM+DSP双核的架构.本文从芯片的硬件结构入手介绍达芬奇DMSoC硬件部分及Linux OS的启动过程. 达芬奇DMSoC硬件概述如图1所示...

嵌入式开发

|

发布时间：2020-06-15

设计灵活.高性能的嵌入式系统--软处理和IP定制同时确保灵活性和性能

您的下一个嵌入式系统设计项目需要的是什么:是可以让您轻松地定制设计的灵活的系统元件.还是额外的性能空间.以便您在设计周期中加入更多的功能?为什么要让自己承受过度的开发压力.并且只能舍此取彼呢?软处理和...

嵌入式开发

|

发布时间：2020-06-15

FPGA重点知识13条.助你构建完整[逻辑观"之二

8.FPGA时钟系统 1.FPGA的全局时钟是什么?FPGA的全局时钟应该是从晶振分出来的.最原始的频率.其他需要的各种频率都是在这个基础上利用PLL或者其他分频手段得到的.2. 全...

嵌入式开发

|

时钟
FPGA

发布时间：2020-06-13

全硅振荡器何时能大量取代石英振荡器?

[时钟和振荡器是所有电子系统的心跳."从Silicon Labs 副总裁Dave Bresemann口中听到这个说法倒是觉得有积几分新鲜. 正如电视里的广告语一样.每个人都期待着60岁的人有30岁的心脏.心脏停止了.其他也就都没了...

技术百科

|

发布时间：2020-06-13

关于MSP430F449时钟

SP430系列MCU的卖点是超低功耗.除了端口的低漏电流之最之外.我认为和低功耗关系最大的莫过于他的时钟模块了.典型的430CPU一般可以在3个震荡器之中选取时钟源:低频晶体(LFXT).高频晶体(XT)和内部的数控RC振荡器(...

技术百科

|

时钟
MSP430F449

发布时间：2020-06-13

关于单片机EMC的一些建议

此文虽然写在10年前.不过有很多很现实的参考意义.另外别的IC厂商也有很多的参考文档.如果大家有兴趣可以参考一下.题外话.写这个话题主要是去剖析模块内部主要的干扰源和敏感器件.通过这些主要的东西的设计来慢...

技术百科

|

发布时间：2020-06-13

自适应时钟技术在芯片设计与验证中的应用

0 引言随着半导体工艺的迅速发展.嵌入式处理器和DSP的设计越来越复杂.其开发调试工作也日趋重要.因此处理器平台提供强大的调试系统已成为设计中必不可少的一部分.嵌入式处理器调试系统使用硬件仿真器将调试软件...

嵌入式开发

|

发布时间：2020-06-13

自动反馈调节时钟恢复电路设计

0 引言信息技术的迅猛发展使得人们对数据传输交换的速度要求越来越高.因此.各种高速接口总线规范应运而生.从USBl．1到USB3．0.从PATA到SATA.从PCI总线到PCI―Express.其接口总线速度也由最初的Kbyte发展到现在...

嵌入式开发

|

发布时间：2020-06-13

超高速0.18μm CMOS复接器集成电路设计

0 引言光纤通信具有高速.大容量.长距离.低损耗.强抗干扰能力等特点.适合多种综合数据业务.是未来宽带网络的发展方向.我国的信息化建设正处于大发展时期.对光纤.光缆.高速光电器件及光传输设备的需求量很...

技术百科

|

发布时间：2020-06-13

简析信号链基础的时钟抖动问题

引言标准机构.根据其开发标准的目标(数据吞吐量和通信距离)确定抖动预算,同时还要考虑到组成通信链路的模块的局限性.本文介绍时钟抖动对高速链路性能的影响.我们将重点介绍抖动预算基础.图1:通信链路-抖动组...

嵌入式开发

|

发布时间：2020-06-13

首页上一页 24 25 26 27 28 29 30 下一页尾页

EITIA线上云展+电子互连技术公开课正式启动！提前报名畅享三重好礼！

EITIA线上云展+电子互连技术公开课正式启动！提前报名畅享三重好礼！

|相关标签

|热门文章

德州仪器DSP开发常见问题宝典

1602 时钟

依摩尔定律增长的存储器

STM8学习笔记二----CCO输出

一种可复用的高速SPI总线的设计