IP核-EDA365

研发资源 > 标签 > IP核

FPGA开发之IP核:软核.硬核以及固核概念

IP(Intelligent Property)核是具有知识产权核的集成电路芯核总称.是经过反复验证过的.具有特定功能的宏模块.与芯片制造工艺无关.可以移植到不同的半导体工艺中.到了SOC阶段.IP核设计已成为ASIC电路设计公司和F...

嵌入式开发

|

发布时间：2024-08-05

USB2.0设备接口IP核的设计实用性分析

USB2.0设备接口IP核的设计实用性分析-USB2.0规范的推出极大地刺激了包括各类计算机外设在内的多种电子消费产品的开发设计. USB已成为微机和众多电子设备的重要标准接口.目前国外一些大公司已陆续推出了符合USB2.0规范的接口芯片.但国内对该领域的研究尚处于较初级的阶段.本文对USB IP核设计方法.提出了一种USB2.0设备接口IP核固件的实现方案.该方案采用合理定义的层次模型并已被实现.实验结果表明该方案具备良好稳定性和可扩展性的固件结构....

可编程逻辑

|

发布时间：2023-12-13

IP核居然也有软与硬之分?

引言:SoC研发业者现今在制定产品研发决策时.最重要的一项因素就是选择一套适合的硅智产(IP)核心(CPU).这方面的决定会影响产品效能与质量.产品上市时程.以及获利绩效.但SoC研发业者在选择核心时会面临许多...

技术百科

|

soc
IP核

发布时间：2023-05-16

FPGA的VHDL语言设计控制器SJA1000的IP软核设计

基于FPGA的VHDL语言设计控制器SJA1000的IP软核设计-分析了CAN控制器SJA1000的特点及CAN协议通信格式.设计了控制器SJA1000的IP软核.能为应用提供一个性能优良的.易于移植的控制器SJA1000.实现了对步进电机的控制....

可编程逻辑

|

发布时间：2023-03-28

Nios II系统实现LCD显示控制IP核的设计

基于Nios II系统实现LCD显示控制IP核的设计-基于NiosII 软核的SOPC(System ON Programmable Chip)是Altera 公司提出的片上可编程系统解决方案.它将CPU.存储器.I/O接口.DSP 模块以及锁相环(PLL)的系统设计所必须的模块集成到一片FPGA 上.构成一个可编程的片上系统.使所设计的电路在其规模.可靠性.体积.功耗.功能.上市周期.开发成本.产品维护以及硬件升级等多方面实现最优化....

可编程逻辑

|

发布时间：2023-03-28

片上可编程系统解决方案实现视频编解码IP核的设计

基于片上可编程系统解决方案实现视频编解码IP核的设计-SOPC是Altera公司提出的片上可编程系统解决方案.它将CPU.存储器.I/O接口.DSP模块以及锁相环的系统设计所必需的模块集成到一块FPGA上.构成一个可编程的片上系统.使设计的电路在其规模.可靠性.体积.功耗.功能.上市周期.开发周期.产品维护以及硬件升级等多方面实现最优化....

可编程逻辑

|

发布时间：2023-03-28

集成电路IP核标准发展状况分析

上个世纪90年代初.由于集成电路制造技术和EDA工具的快速发展.芯片设计规模和设计复杂度急剧提高.出现了一批像ARM这样的专门为第三方公司提供可复用的集成电路模块的IP供应商.IP供应商的出现和SoC设计方法学的普...

技术百科

|

发布时间：2022-03-30

IP核的芯片级测试结构研究

内容摘要分析了芯片级测试的特点以及与传统板级测试区别.对soc测试结构的核心部分测试访问机制(tam)和wrapper进行了详细的论述.分析了系统级芯片的测试结构及其优化. 1 引言片上系统已经发展成为当今的一种主...

技术百科

|

发布时间：2022-03-29

DDR3 SDRAM的IP核调取流程

学完SDRAM控制器后.可以感受到SDRAM的控制器的书写是十分麻烦的.因此在xilinx一些FPGA芯片内已经集成了相应的IP核来控制这些SDRAM.所以熟悉此类IP核的调取和使用是非常必要的.下面我们以A7的DDR3 IP核作为例子进...

可编程逻辑

|

发布时间：2021-09-15

新思科技交付业界首个符合PCIe5.0和CXL2.0规范的完整性和数据加密安全IP核模块

DesignWare IDE安全IP模块可防范高性能云计算SoC中的数据篡改和物理攻击...

技术百科

|

发布时间：2021-07-28

1 2 3 4 下一页尾页

支持PCIe 6.0！国产时钟芯片的创新发展史

支持PCIe 6.0！国产时钟芯片的创新发展史

|相关标签

|热门文章

基于FPGA IP核的线性调频信号脉冲压缩

Altera以太网路IP核心降低FPGA设计难度

QUARTUS II中IP核的调用方法（图文详解）

基于NiosII处理器的通用AD IP核的设计与实现

USB接口IP核关键模块的设计和验证