cpu-EDA365

研发资源 > 标签 > cpu

灵活控制CPU协同工作.详解联发科CorePilot异构计算技术

在2013年.联发科全球首创CorePilot异构计算技术.CorePilot是联发科为旗下多核心产品量身定制的一项新技术.CorePilot异构计算技术可以简单的看做ARM Big.LITTLE.是一种大核心+小核心的架构技术.如今已经...

电源硬件技术

|

发布时间：2021-08-10

我国超级计算机天河一号首次装上中国芯

11月17日.一名工作人员检查正在运行的[天河一号".新华社记者岳月伟摄李雯唐先武司宏伟这是一个必将载入中国科技发展史册的时刻--美国新奥尔良市.当地时间16日下午.北京时间17日上午.在超级计算机20...

嵌入式开发

|

发布时间：2021-08-04

PowerPC家族新贵 IBM推高性能嵌入式CPU

导语:PowerPC是一种精简指令集(RISC)架构的CPU.其基本的设计源自IBMPowerPC601微处理器POWER架构.被命名为PowerPC476FP的新款处理器内核的的出现让IBM和LSI有了在嵌入式方面的合作.并且.这一新型的PowerPC内...

嵌入式开发

|

发布时间：2021-08-03

瑞萨科技发布与DrMOS相兼容的MOSFET

株式会社瑞萨科技(以下简称瑞萨)宣布推出R2J20653ANP.一款适用于笔记本电脑用CPU及存储器等器件中稳压器(VR)的Integrated Driver-MOSFET.它符合Integrated Driver-MOSFET (DrMOS)标准.并具有支持高达27V电压...

模拟器件

|

发布时间：2021-08-03

TMS320F206与CPU卡通信协议的优化

1 硬件电路 TMS320F206(简称F206)有1个通用输入引脚BIOS和1个通用输出引脚XF.此外还有IO0.IO1.IO2和IO3引脚.分别对应I／O状态寄存器的IO0-IO3.这4个引脚通过异步串行口寄存器(ASPCR)和I／O状态寄存器(IOSR)...

DSP系统

|

发布时间：2021-08-02

智慧云中的FPGA以及FPGA的内部结构

FPGA全称是[可编辑门阵列"(Field Programmable Gate Array).其基本原理是在芯片内集成大量的数字电路基本门电路.存储器以及互连线资源.而用户可以通过对FPGA进行[编程"(烧写配置文件)来定义这些门电路的功能以...

可编程逻辑

|

FPGA
cpu

发布时间：2021-08-02

TI新推6核DSP.兼具极低功耗和高性能

以前我们依靠时钟衡量DSP性能高低.然而这样的对应关系并非线性.而市场的需求却在线性增长.那如何实现性能的提升? [有两种方式:多核并行处理和DSP阵列."在2009年11月5日德州仪器6核DSP-- TMS320C6472的...

DSP系统

|

发布时间：2021-07-30

二级缓存是什么意思为什么要分一二三级缓存

我们知道.CPU性能是主要由CPU构架.核心线程数量.主频.缓存等诸多因素共同决定.而[缓存"是很多网友容易忽视的一个地方.你知道CPU缓存是什么意思吗?什么是二极缓存?一二三级缓存又分别是什么.本文主要是关于...

存储技术

|

cpu
缓存

发布时间：2021-07-29

浅析I2C总线设计的关键事项

对于硬件工程师.I²C再熟悉不过了.两根线.一根数据SDA一根时钟SCL.当时在使用avr CPU设计数据采集器产品的CPU主板.外挂了Silicon lab的温湿度传感器Si7013.实时时钟.主要实现温湿度.时钟及电流电压等信号通过...

总线

|

cpu
总线

发布时间：2021-07-23

智能卡的主要商业应用

在电信领域.数字蜂窝电话使用CPU卡来存储信息和唯一识别用户身份.这种特定类型的智能卡往往被称为SIM卡.正是由于智能卡提供了大容量存储的能力.电话号码簿可以存在卡上而不是像模拟电话一样存在手机上.另外卡中...

技术百科

|

发布时间：2021-07-22

首页上一页 8 9 10 11 12 13 14 下一页尾页

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

|相关标签

|热门文章

传Nvidia将进军CPU市场主打中低端产品

电脑芯片的作用与功能、用途介绍

电脑卡一直冤枉“CPU使用率”太高，其实都是DRAM模组的错

长城画龙G8173MF彩电CPU控制电路故障检修

智能手机设计的两个关键因素