pll-EDA365

研发资源 > 标签 > pll

双环路时钟发生器可清除抖动并提供多个高频输出

随着数据转换器的速度和分辨率不断提升.对具有更低相位噪声的更高频率采样时钟源的需求也在不断增长.时钟输入面临的积分相位噪声(抖动)是设计师在设计蜂窝基站.军用雷达系统和要求高速和高性能时钟信号的其他设计...

模拟电路设计

|

发布时间：2020-07-07

信号链基础知识#54谁是音频时钟的[老板".谁是主.谁是从呢

传统 I2S-为何要包括系统时钟? 过去.我们在讨论音频话题时.偶尔会提及 I2S.我在以前的一些文章中提到过 I2S.其他人在做音频研究时也都会提到它.简而言之.它是一种将立体声数据从一端传输至另一端的同步方法....

模拟电路设计

|

发布时间：2020-07-06

PLL陷波滤波器可以用于阻拦不需要的频率

经常有要阻挡某些频率信号的情况.其中最常见的是50Hz或60Hz的电力线工频.图1中的PLL陷波滤波器可以用于阻拦不需要的频率.IC1 LM567C是一只音调解码器.C1.R1A和R1B等元件决定了IC1探测的频率F:F=1/[C1(R1A+R1B)...

模拟电路设计

|

发布时间：2020-07-06

如何满足复杂系统的高性能时序需求

时钟设备设计使用I2C可编程小数锁相环(PLL).可满足高性能时序需求.这样可以产生零PPM(百万分之一)合成误差的频率.高性能时钟IC具有多个时钟输出.用于驱动打印机.扫描仪和路由器等应用系统的子系统.例如处理器...

嵌入式开发

|

i2c
pll

发布时间：2020-07-06

基于DDS+PLL在电台设计中的应用

PLL(锁相环)频率合成通过锁相环完成频率的加.减.乘.除运算.该方法结构简单.便于集成.且输出频率高.频谱纯度高.目前使用比较广泛.但存在高分辨率和快转换速度之间的矛盾.一般只能用于大步进频率合成技术中...

模拟电路设计

|

发布时间：2020-07-06

基于DSP内嵌PLL中的CMOS压控环形振荡器设计

1 引言在现代高性能DSP芯片设计中.锁相环(PLL)被广泛用作片内时钟发生器.实现相位同步及时钟倍频.压控振荡器(VCO)作为PLL电路的关键模块.其性能将直接决定PLL的整体工作质量.目前.在CMOS工艺中实现的VCO主要有...

嵌入式开发

|

发布时间：2020-07-06

与石英晶体振荡器等效的频率稳定的1~399KHZ PLL合

与石英晶体振荡器等效的频率稳定的1~399KHZPLL合成振荡电路电路的功能如果要求振荡频率准确.稳定度好.采用石英晶体振荡器作本振的PLL合成振荡电路是比较合适的.但本电路采用了C-MOS型的PLLIC(4046).VCO输出为...

模拟电路设计

|

发布时间：2020-07-06

利用低噪声LDO 调节器 ADP150 为ADF4350 PLL 和VCO 供电.以降低相位噪声

电路功能与优势本电路利用低噪声.低压差(LDO)线性调节器为宽带集成PLL和VCO供电.宽带压控振荡器(VCO)可能对电源噪声较为敏感.因此.为实现最佳性能.建议使用超低噪声调节器. 图 1所示电路使用完全集成的小数N分...

模拟电路设计

|

发布时间：2020-07-06

PLL振荡电路图

模拟电路设计

|

发布时间：2020-07-03

基于压控振荡器(VCO)的高性能锁相环(PLL)设计

简介[锁相环"(PLL)是现代通信系统的基本构建模块.PLL通常用在无线电接收机或发射机中.主要提供[本振"(LO)功能,也可用于时钟信号分配和降噪.而且越来越多地用作高采样速率模数(A/D)转换的时钟源.随着集成电路加...

模拟电路设计

|

发布时间：2020-07-03

首页上一页 2 3 4 5 6 7 8 下一页尾页

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

第26届高交会元宇宙完美收官，数字化参会体验引爆全场

|相关标签

|热门文章

ARM的pll

IC时钟分配系统中的锁相环

双环路时钟发生器可清除抖动并提供多个高频输出

反孤岛和智能电网保护

PLL电路设计原理及制作