相位噪声-EDA365

研发资源 > 标签 > 相位噪声

|相关技术

查看更多 >>

时钟相位噪声测量中杂散的讨论及应用

发布时间：2024-09-25

在本辑的[秒懂时钟"文章中.我想继续上期关于时钟相位噪声测量中杂散的讨论.上次我们说道.时钟相位噪声图中的杂散信号是离散频率分量.杂散通常很少且幅度较低.但通常不受欢迎.因为它们会影响时钟的总抖动.然而 ...<全部>

技术百科

|

52

附加相位噪声测试技术及注意事项

发布时间：2024-06-18

1引言相位噪声是频率源和频率控制器件的一个重要指标.频率源相位噪声的测试是时间频率专业计量测试人员经常进行的工作.有大量文章介 ...<全部>

接口

|

放大器
相位噪声

112

附加相位噪声测试方法

发布时间：2023-11-30

无线数字通信系统中.通过提高载波频率和增加调制星座的复杂性(阶数)来实现更高的数据率和频谱效率.但由相位噪声等因素引起的符号误差的也相应增加.当星座变得更加复杂时.它们对AM和相位噪声都变得更加敏感.从 ...<全部>

技术百科

|

相位噪声

25

如何为你的定时应用选择合适的基于PLL的振荡器

发布时间：2021-05-19

十几年前.频率控制行业推出了基于锁相环(PLL)的振荡器.这是一项开拓性创新技术.采用了传统晶体振荡器(XO)所没有的多项特性.凭借内部时钟合成器IC技术.基于PLL的XO可编程来支持更宽广的频率范围.这一突破消除了 ...<全部>

嵌入式开发

|

128

时钟输入和相位噪声――测试设置

发布时间：2021-05-13

一些工程师一直在试图评估如何取得时钟源的相位噪声.并将其转化为最终达到ADC所产生信噪比的抖动. 现在来看一个电路示例.其采用AD9523低抖动时钟发生器来为14位.250 MSPS ADC AD9643提供时钟. 通过一些数学计算 ...<全部>

模拟电路设计

|

109

选择时钟发生器应该注意的2个指标

发布时间：2020-10-22

系统设计师通常侧重于为应用选择最合适的数据转换器.在向数据转换器提供输入的时钟发生器件的选择上往往少有考虑.然而.如果不慎重考虑时钟发生器的相位噪声和抖动性能.数据转换器动态范围和线性度性能可能受到严 ...<全部>

电源硬件技术

|

112

TI为下一代高速系统提供更宽的带宽和更低的相位噪声

发布时间：2020-09-04

首款6.4-GSPS.12位模数转换器和具有集成VCO的宽带15 GHz PLL在降低系统尺寸的同时实现了更高的性能德州仪器(TI)近日推出了一款模数转换器(ADC)和具有集成压控振荡器(VCO)的锁相环(PLL).可提供行业中最宽的 ...<全部>

模拟器件

|

92

相位噪声和抖动对系统性能的影响

发布时间：2020-07-15

时钟频率的不断提高使相位噪声和抖动在系统时序上占据日益重要的位置.本文介其概念及其对系统性能的影响.并在电路板级.芯片级和单元模块级分别提供了减小相位噪声和抖动的有效方法.随着通信系统中的时钟速度迈入 ...<全部>

其他资讯

|

3

基于时钟输入和相位噪声的抖动计算

发布时间：2020-07-13

模拟和数字设计人员看待同一个问题的方式通常不一样--就像大部分设计师可能都知道.在生活的世界中.混合信号正在不断增加. 对某人来说是[po-tay-to"的东西.对另一个人来说就是[po-tah-to",或者可能是[to-may-to" ...<全部>

集成电路

|

179

深入理解各种抖动技术规范

发布时间：2020-07-13

随着高速应用中的定时要求日趋严格.对各种抖动技术规范的更深入理解现已变得非常重要.从 10Gb 以太网网络到 PCIe 等高速互联技术.链路中所暗含的稳健性都与降低定时裕度密切相关.简言之.抖动就是信号边沿与理想 ...<全部>

其他资讯

|

16

上一个下一个

支持PCIe 6.0！国产时钟芯片的创新发展史

支持PCIe 6.0！国产时钟芯片的创新发展史

|相关标签

|热门文章

锁相环相位噪声与环路带宽的关系分析

深入理解各种抖动技术规范

详解:附加相位噪声测试技术及测试过程注意事项

基于时钟输入和相位噪声的抖动计算

相位噪声和抖动的概念及其估算方法