抖动-EDA365

研发资源 > 标签 > 抖动

|相关技术

查看更多 >>

弟30节:数码管通过闪烁来设置数据

发布时间：2021-03-16

开场白:上一节讲了一级菜单.这一节要教会大家两个知识点:第一个:二级菜单的程序的程序框架.第二个:继续加深熟悉鸿哥首次提出的[一二级菜单显示理论":凡是人机界面显示.不管是数码管还是液晶屏.都可以把显示 ...<全部>

嵌入式开发

|

41

随机噪声对时序抖动的影响--理论与实践

发布时间：2020-11-06

有若干因素会对随机时序抖动产生影响.其中包括相位噪声.宽带噪声.杂散信号.压摆率.带宽.本文探究了这些噪声源.同时给出了把噪声转换为时序抖动的公式.引言时序抖动和时序噪声属于人们了解甚少的工程概念.而 ...<全部>

RF技术

|

95

一种数字控制的三相移相触发电路的设计

发布时间：2020-10-19

1 概述目前.我国的可控硅触发电路分为三类:第一类是模拟型.该类型是80年代初出现的专用集成触发电路产品.此类可控硅触发电路易受元件参数分散性.同步电压波形畸变.温度变化等因数影响.电路较为复杂.可靠性低 ...<全部>

模拟电路设计

|

141

相位噪声和抖动对系统性能的影响

发布时间：2020-07-15

时钟频率的不断提高使相位噪声和抖动在系统时序上占据日益重要的位置.本文介其概念及其对系统性能的影响.并在电路板级.芯片级和单元模块级分别提供了减小相位噪声和抖动的有效方法.随着通信系统中的时钟速度迈入 ...<全部>

其他资讯

|

3

深入理解各种抖动技术规范

发布时间：2020-07-13

随着高速应用中的定时要求日趋严格.对各种抖动技术规范的更深入理解现已变得非常重要.从 10Gb 以太网网络到 PCIe 等高速互联技术.链路中所暗含的稳健性都与降低定时裕度密切相关.简言之.抖动就是信号边沿与理想 ...<全部>

其他资讯

|

16

深入理解各种抖动技术规范

发布时间：2020-07-08

随着高速应用中的定时要求日趋严格.对各种抖动技术规范的更深入理解现已变得非常重要.从 10Gb 以太网网络到 PCIe 等高速互联技术.链路中所暗含的稳健性都与降低定时裕度密切相关.简言之.抖动就是信号边沿与理想 ...<全部>

模拟电路设计

|

181

基于FPGA的键盘扫描模块的设计

发布时间：2020-07-06

引言在现代的个人计算机系统中.一般都采用通用的标准键盘(如:标准101/102键盘或Microsoft自然PS/2键盘)来实现人与计算机之间的接口交互.从而将需要的各种数据和指令等信息都通过键盘来输人计算机川.但是.各种嵌 ...<全部>

嵌入式开发

|

33

抖动的概念和抖动的测量方法

发布时间：2020-07-06

一.引言随着通信系统中的时钟速率迈入GHz级.抖动这个在模拟设计中十分关键的因素.也开始在数字设计领域中日益得到人们的重视.在高速系统中.时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率.不仅如 ...<全部>

模拟电路设计

|

186

如何估算采样时钟抖动

发布时间：2020-07-03

ADC 设计的最新进展极大地扩展了可用输入范围.这样系统设计人员便可以去掉至少一个中间频率级.从而降低成本和功耗.在欠采样接收机设计中必须要特别注意采样时钟.因为在一些高输入频率下时钟抖动会成为限制信噪比 ...<全部>

模拟电路设计

|

71

时域时钟抖动分析(上)二

发布时间：2020-07-03

让我们来对一个具有 400 fs 抖动时钟电路和 ~73 dB 热噪声的 14 位 ADC 进行分析.低输入频率(例如:10MHz 等)下.该 ADC 的 SNR 主要由其热噪声定义.由于输入频率增加.400-fs 时钟抖动越来越占据主导.直到 ~300 ...<全部>

模拟电路设计

|

199

上一个下一个

国产PCIe Retimer芯片！破解高速传输信号完整性难题

国产PCIe Retimer芯片！破解高速传输信号完整性难题

|相关标签

|热门文章

正确理解时钟器件的抖动性能

PCI-E测试常见问题总结-1

如何估算采样时钟抖动

如何选择环路带宽平衡抖动.相位噪声.锁定时间或杂散

抖动的概念和抖动的测量方法